Dans des systèmes numériques essentiellement latents, compenser la latence n’est pastrivial, en particulier lorsque les graphes de routage du signal sont complexes commec’est souvent le cas dans une station audionumérique (DAW).Tandis que le problème général est de nature mathématique, des complicationsapparaissent dans la conception de systèmes audio en temps réel à cause des contraintesdu matériel, de l’architecture du système, ou de l’ingénierie.Pour construire un système fournissant une compensation de latence sur l’intégralitédu graphe avec possibilité de connecter n’importe quelle source à n’importe quelledestination, uniquement décrire les mécanismes est insuffisant. Le système completdoit être conçu d’un bloc à l’aide de prototypes pour prendre en compte les limitationsdu monde réel.Cette recherche a été menée en utilisant Ardour, une station audionumériquelibrement disponible sous licence libre GPL. Cette thèse est autant un rapport deconception qu’une documentation de recherche.Une analyse complète des éléments de base et de leurs interactions est présentée.La plupart ont été implémentés au delà de la démonstration de faisabilité, dans lebut de combler l’écart entre les systèmes professionnels de production audio et ladocumentation librement accessible pour la recherche et le développement.Même si elle s’attache ostensiblement à Ardour, cette thèse décrit les conceptgénériques des station audio tels que les Ports, les pistes (Tracks), les bus (Busses)et les processeurs de traitement numériques du signal (Processors) ainsi que lesinteractions opérationnelles entre eux.Les concepts de base communs à toutes les entrées/sorties numériques sont expliquésainsi que les sources de latence. Les graphes de traitement et de latence sont illustréspour présenter une vue d’ensemble.Les problèmes généraux rencontrés lors de l’alignement temporel, tant local que / In inherently latent digital systems it is not trivial to compensate for latency, particularlyin situations of complex signal routing graphs as is the case in a Digital AudioWorkstation.While the general problem is of mathematical nature, design complexities arisein real-time audio systems due to constraints by hardware, system-architecture andengineering.To construct a system providing for full-graph latency compensation with anywhereto-anywhere routing capabilities, it is insufficient to merely describe mechanisms.The complete system has to be designed as one and prototyped to take real-worldlimitations into account.This research was carried out using Ardour, a digital audio workstation, whichis freely available under the GPL free-software licence. This thesis is as much adesign-report as it is research documentation.A complete breakdown of building-blocks and interaction is presented, most of whichhas also been implemented beyond a proof-of-concept with the goal to bridge the gapbetween professional audio production systems and freely accessible documentationfor research and development.While ostensibly focusing on Ardour, this thesis describes generic concepts of AudioWorkstations like Ports, Tracks, Busses, and DSP Processors, as well as operationalinteraction between them.Basic concepts common to all digital I/O processes an,d sources of latency areexplained, and process- and latency graphs are illustrated to provide a completepicture. General issues related to time-alignment, both local, and global, as wellas more DAW specific cases like parameter-automation and parallel-execution arediscussed. Algorithms are modelled with pseudocode where appropriate and applicationprogramming interfaces are presented as examples to concepts throughout the text.

Made available in DSpace on 2016-03-15T19:37:45Z (GMT). No. of bitstreams: 1 Wander Lairson Costa.pdf: 1957133 bytes, checksum: 6819580d97bb5eaca5ea04352fcda0b8 (MD5) Previous issue date: 2013-03-15 / Universidade Presbiteriana Mackenzie / Cellular automata are totally discrete systems that act locally in a simple and deterministic way, but whose resulting global behavior can be extremely complex. The set of possible global configurations in one finite time step for a CA can be described by a regular language, which in turn can be represented by a finite automaton, more precisely the so-called process graph, in which all states are initial and final. Here, we study the temporal evolution complexity of the elementary cellular automata (i.e., one-dimensional, binary, with radius 1), and related previous works are revisited and discussed, indicating problems and their consequences. We also start up a novel approach for the problem, substituting the process graph based representation that describes the configuration at each time step by adjacency matrices derived from them. In fact, we extend the classical adjacency matrix notation, as they cannot fully represent process graphs. With this new notation, we show that it is possible to obtain the algorithm to generate a process graph for an arbitrary finite time step for each of the rules at study. In conclusion, although advancing the limit graph problem, it still remains open, and we provide suggestions for further research. / Autômatos celulares são sistemas totalmente discretos que agem localmente de forma simples e determinística, mas cujo comportamento global resultante pode ser extremamente complexo. O conjunto de possíveis configurações globais em um passo de tempo t finito para um autômato celular pode ser descrito por uma linguagem regular, a qual por sua vez pode ser representada por meio de um autômato finito, mais precisamente, pelo chamado grafo de processo, em que todos os estados são iniciais e finais. Estuda-se aqui a complexidade da evolução temporal dos autômatos celulares elementares (i.e., unidimensionais, binários, de raio 1), e trabalhos anteriores são revisitados e discutidos, no quais apontam-se problemas e suas consequências. Também inicia-se uma nova abordagem para o problema, substituindo a representação dos grafos de processo que descrevem a configuração a cada passo de tempo por matrizes de adjacência deles derivadas. De fato, estende-se a notação clássica de matriz de adjacência, já que ela se mostra insuficiente para descrever completamente os grafos de processo em questão. Com essa nova notação, mostra-se que é possível obter o algoritmo que gere o grafo de processo de tempo t para cada uma das regras estudadas. Conclui-se que, embora houve avanços para o problema do grafo limite, este ainda permanece aberto, e sugestões para continuação da pesquisa são dadas.

The Master's thesis Transformation of the microprocessor's description language to the hardware description language is aimed at design of application specific microprocessors with using ISAC language. It deals with design and implementation of transformation which converts description of microprocessor in ISAC language into equivalent description in VHDL language. The chapter Summary of research problems describes chosen problems, showing up some notions connected with problems and presents suggestion of transformation mentioned above. The chapter Suggestion of solution presents new extension of ISAC language. There is also described the way of design solution of transformation and solution of implementation of VHDL generator which performs transformation. Conclusion of thesis discusses next points of future work reached results.

S tím, jak se neustále vyvíjejí nové technologie pro energeticky náročná průmyslová odvětví, stávající zařízení postupně zaostávají v efektivitě a produktivitě. Tvrdá konkurence na trhu a legislativa v oblasti životního prostředí nutí tato tradiční zařízení k ukončení provozu a k odstavení. Zlepšování procesu a projekty modernizace jsou zásadní v udržování provozních výkonů těchto zařízení. Současné přístupy pro zlepšování procesů jsou hlavně: integrace procesů, optimalizace procesů a intenzifikace procesů. Obecně se v těchto oblastech využívá matematické optimalizace, zkušeností řešitele a provozní heuristiky. Tyto přístupy slouží jako základ pro zlepšování procesů. Avšak, jejich výkon lze dále zlepšit pomocí moderní výpočtové inteligence. Účelem této práce je tudíž aplikace pokročilých technik umělé inteligence a strojového učení za účelem zlepšování procesů v energeticky náročných průmyslových procesech. V této práci je využit přístup, který řeší tento problém simulací průmyslových systémů a přispívá následujícím: (i)Aplikace techniky strojového učení, která zahrnuje jednorázové učení a neuro-evoluci pro modelování a optimalizaci jednotlivých jednotek na základě dat. (ii) Aplikace redukce dimenze (např. Analýza hlavních komponent, autoendkodér) pro vícekriteriální optimalizaci procesu s více jednotkami. (iii) Návrh nového nástroje pro analýzu problematických částí systému za účelem jejich odstranění (bottleneck tree analysis – BOTA). Bylo také navrženo rozšíření nástroje, které umožňuje řešit vícerozměrné problémy pomocí přístupu založeného na datech. (iv) Prokázání účinnosti simulací Monte-Carlo, neuronové sítě a rozhodovacích stromů pro rozhodování při integraci nové technologie procesu do stávajících procesů. (v) Porovnání techniky HTM (Hierarchical Temporal Memory) a duální optimalizace s několika prediktivními nástroji pro podporu managementu provozu v reálném čase. (vi) Implementace umělé neuronové sítě v rámci rozhraní pro konvenční procesní graf (P-graf). (vii) Zdůraznění budoucnosti umělé inteligence a procesního inženýrství v biosystémech prostřednictvím komerčně založeného paradigmatu multi-omics.