Ces travaux sont dédiés à l’évaluation et l’amélioration des modèles compacts dédiés au transistor MOS, dans le cadre de ses applications radiofréquences et millimétriques. Les compétences des modèles compacts se sont étendues à partir des applications numériques et analogiques pour atteindre le domaine de l’électronique radiofréquence. Leur développement fait toutefois face à de nouveaux défis principalement liés à l’impact croissant des éléments parasites sur le fonctionnement du transistor. Ces recherches sont ainsi particulièrement motivées par l’arrivée de la technologie de grille High-k/Métal, qui pose de nouvelles problématiques au niveau du comportement électrique de la résistance de grille. Pour répondre aux nouveaux comportements géométriques et en tension appliquées de cette dernière, une nouvelle topologie distribuée du réseau d’entrée est proposée. En parallèle, une caractérisation exhaustive de transistors HKMG a été effectuée, à la fois en mesure petit signal qu’en terme de bruit radiofréquence. La confrontation des modèles compacts avec ces dernières mesures confirme la présence de bruit en excès dans les composants. L’investigation de nouvelles approches pour la modélisation et l’extraction des transistors MOS est également menée, par l’usage de structures dédiées, mesurées en gamme radiofréquence et millimétrique. Elles facilitent l’extraction des paramètres du modèle de transistors à caisson isolé. En particulier, l’intérêt des mesures 4-port est mis en évidence. Au final, ces travaux couvrent une partie importante des effets parasites dégradant les performances du transistor MOS dans les domaines radiofréquences et millimétriques. / This work focuses on the evaluation and the improvement of models dedicated to compact MOS transistor for RF and millimeter-wave applications. Compact models have been extended from analog and digital applications to reach the field of radiofrequency electronics. However, their development is facing new challenges mainly related to the increasing impact of parasitic elements on the operation of the transistor. This research is particularly motivated by the advent of high-k/metal gate technology, which raises new issues for the electrical behavior of the gate resistance. To face the new behaviors with both geometrical and applied voltage variations, a new distributed topology of the input network is proposed. In parallel, a comprehensive characterization of HKMG transistor is achieved, both in terms of RF small signal and noise. Confrontation of compact models with recent measurements confirmed the presence of excess noise in the components. The investigation of new approaches for the modeling and the extraction of RF MOS transistors is also conducted, by using two types of dedicated structures that are measured in RF and millimeter range. They facilitate the extraction of model parameters for devices with isolated well. 4-port measurements are also shown to be promising for a MOS model extraction. Eventually, these works cover a significant portion of parasitic effects degrading the performance of the MOS transistor in the RF and millimeter domains.

Depuis ces dernières années, parmi tous les composants de puissance, l’IGBT (Transistor Bipolaire à Grille Isolée) occupe une place prépondérante, On le retrouve dans une multitude d’applications et il est devenu un composant de référence de l’électronique de puissance. Dans cette thèse, nous nous intéresserons au fonctionnement de l’IGBT en conditions thermiques et électriques extrêmes. À l'aide de la simulation physique bidimensionnelle d'un modèle d'IGBT de type Punch Through à structure de grille en tranchée, on s'intéressera plus particulièrement aux limites des aires de sécurité, et plus précisément aux mécanismes qui peuvent amener à la défaillance du composant. Une étude expérimentale présentera le comportement de différentes structures d’IGBT dans différents modes de fonctionnement, on traitera plus particulièrement l’influence de la température et de la résistance de grille sur ces modes de fonctionnement. Enfin, une proposition d’amélioration d’IGBT sera développée en simulation mettant en œuvre une couche tampon SiGe. / For these last years, the IGBT (Insulated Gate Bipolar Transistor) has occupied a dominating place comparing to other power components. Used in a multitude of applications, it became the component of reference in power electronics domain. In this thesis, I will be interested in operation of the IGBT in extreme thermal and electrical conditions. Using the simulation of a bi-dimensional physical model of a Punch Through Trench IGBT, I will be interested more particularly in the limits of the SOA (Safe Operating Area), and more precisely in the mechanisms which can lead to the failure of the component. An experimental study will present the behaviour of various structures of IGBT in various electrical and thermal operating conditions, more particularly the influence of the temperature and the gate resistance. Lastly, a proposal for an improvement of IGBT will be developed in simulation by implementing a layer SiGe in the N+ buffer layer of the IGBT.