A redução das dimensões dos dispositivos semicondutores para escalas submicrométricas impõe diversos desafios no projeto de circuitos integrados. O impacto das variações intrínsecas afetando parâmetros elétricos cresce em importância à medida que a área dos dispositivos adentra a faixa nanométrica. Dentre essas variações estão flutuações nas tensões e correntes de terminal causadas pelas diferentes formas de ruído intrínseco dos dispositivos MOS. Este trabalho apresenta um estudo sobre o impacto do ruído elétrico no desempenho de circuitos MOS. Um novo modelo para simulação do Random Telegraph Signal (RTS) no domínio do tempo é utilizado. Uma metodologia de simulação para contabilizar o ruído térmico em simulações transientes também é proposta. A partir desses modelos de simulação de dispositivos, o trabalho de pesquisa analisa o impacto da variabilidade de parâmetros elétricos em nível de circuito. As simulações focam na caracterização da pureza espectral em osciladores em anel de sinal diferencial. Diversas topologias são apresentadas e posteriormente comparadas em termos do jitter no período de oscilação. / The shrinking of semiconductors devices dimensions to submicron scales introduces many challenges in integrated circuit design. The impact of intrinsic variability affecting electrical parameters increases in importance as transistors enter the nanometric range. Among these variations are fluctuations in terminal voltages and currents caused by different forms of intrinsic noise of MOS devices A new model for Random Telegraph Signal (RTS) simulation in time-domain is utilized. A simulation methodology to account for thermal noise effects in transient simulations is also proposed. Using these simulation models, this research work analyses the impact of electrical noise at circuit level. The simulations focus on the characterization of spectral purity in differential ring oscillators. Different topologies are presented and compared in terms of jitter in the period of oscillation.

A redução das dimensões dos dispositivos semicondutores para escalas submicrométricas impõe diversos desafios no projeto de circuitos integrados. O impacto das variações intrínsecas afetando parâmetros elétricos cresce em importância à medida que a área dos dispositivos adentra a faixa nanométrica. Dentre essas variações estão flutuações nas tensões e correntes de terminal causadas pelas diferentes formas de ruído intrínseco dos dispositivos MOS. Este trabalho apresenta um estudo sobre o impacto do ruído elétrico no desempenho de circuitos MOS. Um novo modelo para simulação do Random Telegraph Signal (RTS) no domínio do tempo é utilizado. Uma metodologia de simulação para contabilizar o ruído térmico em simulações transientes também é proposta. A partir desses modelos de simulação de dispositivos, o trabalho de pesquisa analisa o impacto da variabilidade de parâmetros elétricos em nível de circuito. As simulações focam na caracterização da pureza espectral em osciladores em anel de sinal diferencial. Diversas topologias são apresentadas e posteriormente comparadas em termos do jitter no período de oscilação. / The shrinking of semiconductors devices dimensions to submicron scales introduces many challenges in integrated circuit design. The impact of intrinsic variability affecting electrical parameters increases in importance as transistors enter the nanometric range. Among these variations are fluctuations in terminal voltages and currents caused by different forms of intrinsic noise of MOS devices A new model for Random Telegraph Signal (RTS) simulation in time-domain is utilized. A simulation methodology to account for thermal noise effects in transient simulations is also proposed. Using these simulation models, this research work analyses the impact of electrical noise at circuit level. The simulations focus on the characterization of spectral purity in differential ring oscillators. Different topologies are presented and compared in terms of jitter in the period of oscillation.

A redução das dimensões dos dispositivos semicondutores para escalas submicrométricas impõe diversos desafios no projeto de circuitos integrados. O impacto das variações intrínsecas afetando parâmetros elétricos cresce em importância à medida que a área dos dispositivos adentra a faixa nanométrica. Dentre essas variações estão flutuações nas tensões e correntes de terminal causadas pelas diferentes formas de ruído intrínseco dos dispositivos MOS. Este trabalho apresenta um estudo sobre o impacto do ruído elétrico no desempenho de circuitos MOS. Um novo modelo para simulação do Random Telegraph Signal (RTS) no domínio do tempo é utilizado. Uma metodologia de simulação para contabilizar o ruído térmico em simulações transientes também é proposta. A partir desses modelos de simulação de dispositivos, o trabalho de pesquisa analisa o impacto da variabilidade de parâmetros elétricos em nível de circuito. As simulações focam na caracterização da pureza espectral em osciladores em anel de sinal diferencial. Diversas topologias são apresentadas e posteriormente comparadas em termos do jitter no período de oscilação. / The shrinking of semiconductors devices dimensions to submicron scales introduces many challenges in integrated circuit design. The impact of intrinsic variability affecting electrical parameters increases in importance as transistors enter the nanometric range. Among these variations are fluctuations in terminal voltages and currents caused by different forms of intrinsic noise of MOS devices A new model for Random Telegraph Signal (RTS) simulation in time-domain is utilized. A simulation methodology to account for thermal noise effects in transient simulations is also proposed. Using these simulation models, this research work analyses the impact of electrical noise at circuit level. The simulations focus on the characterization of spectral purity in differential ring oscillators. Different topologies are presented and compared in terms of jitter in the period of oscillation.

Since its inception as the Tungsten Workshop in 1984, AMC has served as the leading conference for the interconnect and contact metallization communities, and has remained at the leading edge of the development of tungsten, aluminum, and copper/low-K interconnects. As the semiconductor industry evolves, exciting new challenges in metallization are emerging, particularly in the areas of contacts to advanced devices, local interconnect solutions for highly-scaled devices, advanced memory device metallization, and 3D/packaging technology. While the conference content has evolved, the unique workshop environment of AMC fosters open discussion to create opportunities for cross-pollination between academia and industry. Submissions are covering materials, process, integration and reliability challenges spanning a wide range of topics in metallization for interconnect/contact applications, especially in the areas of: - Contacts to advanced devices (FinFET, Nanowire, III/V, and 2D materials) - Highly-scaled local and global interconnects - Beyond Cu interconnect - Novel metallization schemes and advanced dielectrics - Interconnect and device reliability - Advanced memory (NAND/DRAM, 3D NAND, STT and RRAM) - 3D and packaging (monolithic 3D, TSV, EMI) - Novel and emerging interconnects Executive Committee: Sang Hoon Ahn (Samsung Electronics Co., Ltd.) Paul R. Besser (Lam Research) Robert S. Blewer (Blewer Scientific Consultants, LLC) Daniel Edelstein (IBM) John Ekerdt (The University of Texas at Austin) Greg Herdt (Micron) Chris Hobbs (Sematech) Francesca Iacopi (Griffith University) Chia-Hong Jan (Intel Corporation) Rajiv Joshi (IBM) Heinrich Koerner (Infineon Technologies) Mehul Naik (Applied Materials Inc.) Fabrice Nemouchi (CEA LETI MINATEC) Takayuki Ohba (Tokyo Institute of Technology) Noel Russell (TEL Technology Center, America) Stefan E. Schulz (Chemnitz University of Technology) Yosi Shacham-Diamand (Tel-Aviv University) Roey Shaviv (Applied Materials Inc.) Zsolt Tokei (IMEC)