1 |
Transport électronique dans les jonctions tunnel magnétiques à double barrière / Electronic transport in double magnetic tunnel junctionsClément, Pierre-Yves 12 November 2014 (has links)
Afin de concurrencer les mémoires à accès aléatoire de type DRAM actuellement sur le marché, les mémoires magnétiques ont depuis quelques années fait l'objet de nombreuses études afin de les rendre aussi performantes que possible. Dans ce contexte, les jonctions tunnel magnétiques à double barrière pourraient présenter des avantages significatifs en termes de vitesse de lecture et de consommation électrique. Nous avons en effet fait la démonstration que les structures à double barrière permettent, pour une configuration antiparallèle des aimantations des polariseurs, d'accroître les effets de transfert de spin assurant ainsi des courants d'écriture faibles. Dans la configuration parallèle des polariseurs, le phénomène est inversé et le couple par transfert de spin résultant est considérablement réduit. Cela permettrait de lire l'information plus rapidement en utilisant des tensions du même ordre de grandeurs que celles utilisées pour l'écriture. Nous avons par ailleurs proposé une méthode d'analyse permettant de caractériser les deux barrières tunnel par des mesures électriques en pleine plaque, ce qui facilite le développement des matériaux et atteste des propriétés électriques attendues avant nanofabrication. / Since a few years, magnetic memories have been extensively studied in order to compete with already existing Random Access Memories such as DRAM. In this context, double barrier magnetic tunnel junctions may have significant assets in terms of reading speed and electrical consumption. In fact, we demonstrated that spin transfer torque is enhanced when polarizers magnetizations are antiparallel, thus yielding a decrease of the writing current. On the contrary, when polarizers are parallel, spin transfer torque is drastically shrinked, thus allowing fast reading of the storage layer state at a voltage as large as the writing voltage. Moreover, we proposed an analysis method to characterize both tunnel barriers by full-sheet electrical measurements, leading to considerable gain of time in material developpement.
|
2 |
Designing Future Low-Power and Secure Processors with Non-Volatile MemoryPan, Xiang 07 September 2017 (has links)
No description available.
|
Page generated in 0.0212 seconds