NDLTD Global ETD Search
  • Refine Query
  • Source
  • Publication year
  • to
  • Language
  • 1
  • 1
  • Tagged with
  • 2
  • 2
  • 2
  • 2
  • 2
  • 2
  • 2
  • 2
  • 2
  • 2
  • 2
  • 2
  • 2
  • 2
  • 2
  • About
  • The Global ETD Search service is a free service for researchers to find electronic theses and dissertations. This service is provided by the Networked Digital Library of Theses and Dissertations.
    Our metadata is collected from universities around the world. If you manage a university/consortium/country archive and want to be added, details can be found on the NDLTD website.

Search results

Showing 1 to 2 of 2 (0.179 seconds)

Spelling suggestions: "subject:"scanpath kemelemente"" "subject:"scanpath mentablemente""

1

Fehlerhärtung und Fehlertoleranz für Flip-Flops und Scan-Path-Elemente

Kothe, R., Vierhaus, H.T. 08 June 2007 (has links) (PDF)
Mit sinkenden Strukturgrößen in der Mikroelektronik steigt die Wahrscheinlichkeit für transiente Störeffekte durch elektromagnetische Kopplung und durch Partikel-Strahlung an. Damit wird die gezielte Härtung kritischer Schaltungsteile oder die Implementierung von Fehlertoleranz-Eigenschaften notwendig. Speicherzellen, Latches und Flip-Flops gelten als besonders gefährdet. Fehlertolerant aufgebaute Latches und Flip-Flops benötigen stets mehrere Speicherelemente. Damit liegt die Möglichkeit nahe, Scan-Pfad-Elemente aufzubauen, die auch dynamische Tests unterstützen können.
Dynamische Tests
Fehlertolerante Strukturen
Scan-Path Elemente
Transiente Fehlertypen
ddc:004
ddc:500
Schaltungsentwurf
Technische Informatik
2

Fehlerhärtung und Fehlertoleranz für Flip-Flops und Scan-Path-Elemente

Kothe, R., Vierhaus, H.T. 08 June 2007 (has links)
Mit sinkenden Strukturgrößen in der Mikroelektronik steigt die Wahrscheinlichkeit für transiente Störeffekte durch elektromagnetische Kopplung und durch Partikel-Strahlung an. Damit wird die gezielte Härtung kritischer Schaltungsteile oder die Implementierung von Fehlertoleranz-Eigenschaften notwendig. Speicherzellen, Latches und Flip-Flops gelten als besonders gefährdet. Fehlertolerant aufgebaute Latches und Flip-Flops benötigen stets mehrere Speicherelemente. Damit liegt die Möglichkeit nahe, Scan-Pfad-Elemente aufzubauen, die auch dynamische Tests unterstützen können.
info:eu-repo/classification/ddc/004
ddc:004
info:eu-repo/classification/ddc/500
ddc:500
Schaltungsentwurf
Technische Informatik
Dynamische Tests
Fehlertolerante Strukturen
Scan-Path Elemente
Transiente Fehlertypen

Page generated in 0.2368 seconds