Spelling suggestions: "subject:"aistema IPNoSys"" "subject:"distema IPNoSys""
1 |
Projeto de Sistemas Integrados de Prop?sito Geral Baseados em Redes em Chip Expandindo as Funcionalidades dos Roteadores para Execu??o de Opera??es: A plataforma IPNoSysAra?jo, S?lvio Roberto Fernandes de 30 March 2012 (has links)
Made available in DSpace on 2014-12-17T15:47:00Z (GMT). No. of bitstreams: 1
SilvioRFA_TESE.pdf: 5797455 bytes, checksum: 65da3be6db5be8c8185888e31c1f294c (MD5)
Previous issue date: 2012-03-30 / It bet on the next generation of computers as architecture with multiple processors and/or
multicore processors. In this sense there are challenges related to features interconnection, operating
frequency, the area on chip, power dissipation, performance and programmability. The mechanism of
interconnection and communication it was considered ideal for this type of architecture are the
networks-on-chip, due its scalability, reusability and intrinsic parallelism. The networks-on-chip
communication is accomplished by transmitting packets that carry data and instructions that
represent requests and responses between the processing elements interconnected by the network.
The transmission of packets is accomplished as in a pipeline between the routers in the network, from
source to destination of the communication, even allowing simultaneous communications between
pairs of different sources and destinations. From this fact, it is proposed to transform the entire
infrastructure communication of network-on-chip, using the routing mechanisms, arbitration and
storage, in a parallel processing system for high performance. In this proposal, the packages are
formed by instructions and data that represent the applications, which are executed on routers as
well as they are transmitted, using the pipeline and parallel communication transmissions. In
contrast, traditional processors are not used, but only single cores that control the access to memory.
An implementation of this idea is called IPNoSys (Integrated Processing NoC System), which has an
own programming model and a routing algorithm that guarantees the execution of all instructions in
the packets, preventing situations of deadlock, livelock and starvation. This architecture provides
mechanisms for input and output, interruption and operating system support. As proof of concept
was developed a programming environment and a simulator for this architecture in SystemC, which
allows configuration of various parameters and to obtain several results to evaluate it / Aposta-se na pr?xima gera??o de computadores como sendo de arquitetura com m?ltiplos
processadores e/ou processadores com v?rios n?cleos. Neste sentido h? desafios relacionados aos
mecanismos de interconex?o, frequ?ncia de opera??o, ?rea ocupada em chip, pot?ncia dissipada,
programabilidade e desempenho. O mecanismo de interconex?o e comunica??o considerado ideal
para esse tipo de arquitetura s?o as redes em chip, pela escalabilidade, paralelismo intr?nseco e
reusabilidade. A comunica??o nas redes em chip ? realizada atrav?s da transmiss?o de pacotes que
carregam dados e instru??es que representam requisi??es e respostas entre os elementos
processadores interligados pela rede. A transmiss?o desses pacotes acontece como em um pipeline
entre os roteadores da rede, da origem at? o destino da comunica??o, permitindo inclusive
comunica??es simult?neas entre pares de origem e destinos diferentes. Partindo desse fato, prop?ese
transformar toda a infraestrutura de comunica??o de uma rede em chip, aproveitando os
mecanismos de roteamento, arbitragem e memoriza??o em um sistema de processamento paralelo
de alto desempenho. Nessa proposta os pacotes s?o formados por instru??es e dados que
representam as aplica??es, os quais s?o executados nos roteadores enquanto s?o transmitidos,
aproveitando o pipeline das transmiss?es e a comunica??o paralela. Em contrapartida, n?o s?o
utilizados processadores tradicionais, mas apenas n?cleos simples que controlam o acesso a
mem?ria. Uma implementa??o dessa ideia ? a arquitetura intitulada IPNoSys (Integrated Processing
NoC System), que conta com um modelo de programa??o pr?prio e um algoritmo de roteamento que
garante a execu??o de todas as instru??es presentes nos pacotes, prevenindo situa??es de deadlock,
livelock e starvation. Essa arquitetura apresenta mecanismos de entrada e sa?da, interrup??o e
suporte ao sistema operacional. Como prova de conceito foi desenvolvido um ambiente de
programa??o e simula??o para esta arquitetura em SystemC, o qual permite a configura??o de v?rios
par?metros da arquitetura e obten??o dos resultados para avalia??o da mesma
|
2 |
Estudo da viabilidade do desenvolvimento de sistemas integrados baseados em redes em chip sem processadores: sistema IPNoSys / The study of viability of development of no processor integrated system based on network-on-chip: IPNoSys systemAra?jo, S?lvio Roberto Fernandes de 11 April 2008 (has links)
Made available in DSpace on 2014-12-17T15:47:45Z (GMT). No. of bitstreams: 1
SilvioRFA.pdf: 3522539 bytes, checksum: 0e7ac6eda46a29d5f5968d779986fb03 (MD5)
Previous issue date: 2008-04-11 / The increase of capacity to integrate transistors permitted to develop completed systems, with several components, in single chip, they are called SoC (System-on-Chip). However, the interconnection subsystem cans influence the scalability of SoCs, like buses, or can be an ad hoc solution, like bus hierarchy. Thus, the ideal interconnection subsystem to SoCs is the Network-on-Chip (NoC). The NoCs permit to use simultaneous point-to-point channels between components and they can be reused in other projects. However, the NoCs can raise the complexity of project, the area in chip and the dissipated power. Thus, it is necessary or to modify the way how to use them or to change the development paradigm. Thus, a system based on NoC is proposed, where the applications are described through packages and performed in each router between source and destination, without traditional processors. To perform applications, independent of number of instructions and of the NoC dimensions, it was developed the spiral complement algorithm, which finds other destination until all instructions has been performed.
Therefore, the objective is to study the viability of development that system, denominated IPNoSys system. In this study, it was developed a tool in SystemC, using accurate cycle, to simulate the system that performs applications, which was implemented in a package description language, also developed to this study. Through the simulation tool, several result were obtained that could be used to evaluate the system performance. The methodology used to describe the application corresponds to transform the high level application in data-flow graph that become one or more packages. This methodology was used in three applications: a counter, DCT-2D and float add. The counter was used to evaluate a deadlock solution and to perform parallel application. The DCT was used to compare to STORM platform. Finally, the float add aimed to evaluate the efficiency of the software routine to perform a unimplemented hardware instruction. The results from simulation confirm the viability of development of IPNoSys system. They showed that is possible to perform application described in packages, sequentially or parallelly, without interruptions caused by deadlock, and also showed that the execution time of IPNoSys is more efficient than the STORM platform / O aumento na capacidade de integra??o de transistores permitiu o desenvolvimento de sistemas completos, com in?meros componentes, dentro de um ?nico chip, s?o os chamados SoCs (System-on-Chip). No entanto, o subsistema de interconex?o utilizado pode limitar a escalabilidade dos SoCs, como os barramentos, ou ser uma solu??o ad hoc, como a hierarquia de barramentos. Desse modo, a solu??o ideal para interconex?o no SoCs s?o as redes em chip ou NoCs (Network-on-Chip). As NoCs permitem m?ltiplas conex?o ponto-a-ponto entre os componente e podem ser reusadas em projetos diversos. Entretanto, o uso de NoCs pode representar o aumento na complexidade do projeto do sistema, da ?rea em chip e/ou pot?ncia dissipada. Dessa forma, ? necess?rio ampliar o horizonte de utiliza??o dos sistemas ou quebrar o paradigma do seu desenvolvimento. Assim, ? proposto um sistema baseado em uma NoC, onde as aplica??es s?o descritas em forma de pacotes e executadas de roteador em roteador durante o percurso entre origem e destino dos pacotes, sem a necessidade do uso de processadores convencionais. Para permitir a execu??o de aplica??es, independente do n?mero de instru??es e das dimens?es da rede, foi desenvolvido o algoritmo spiral complement, que permite re-rotear pacotes at? que todas as instru??es contidas nele sejam executadas. Portanto, o objetivo desse trabalho foi estudar a viabilidade do desenvolvimento de tal sistema, denominado sistema IPNoSys. Nesse estudo, foi desenvolvida em SystemC, com precis?o de ciclo, uma ferramenta para simula??o do sistema, a qual permite executar aplica??es implementadas na linguagem de descri??o de pacotes, tamb?m desenvolvida para esse fim. Atrav?s da ferramenta podem ser obtidos diversos resultados que permitem avaliar o funcionamento e desempenho do sistema. A metodologia empregada para descri??o das aplica??es corresponde, a priori, em obter o grafo de fluxo de dados da aplica??o em alto n?vel, e desse grafo descrev?-la em um ou mais pacotes. Utilizando essa metodologia, foram realizados tr?s estudos de casos: contador, DCT-2D e adi??o de ponto flutuante. O contador foi usado para avaliar a capacidade do sistema em tratar situa??es de deadlock e executar aplica??es em paralelo. A DCT-2D foi utilizada para realizar compara??es com a plataforma STORM. E, finalmente, a adi??o de ponto flutuante teve como objetivo ser usada como rotina de tratamento de uma instru??o n?o implementada em hardware. Os resultados de simula??o apontam favoravelmente com rela??o ? viabilidade do desenvolvimento do sistema IPNoSys. Mostrando que ? poss?vel executar aplica??es em forma de pacotes, inclusive paralelamente, sem interrup??es provocadas por eventuais deadlocks, e ainda indicam maior efici?ncia do sistema IPNoSys a respeito do tempo de execu??o comparada a plataforma STORM
|
Page generated in 0.0513 seconds