Orientador : Celio Cardoso Guimarães / Dissertação (mestrado) - Universidade Estadual de Campinas, Instituto de Matematica, Estatistica e Ciencia da Computação / Made available in DSpace on 2018-07-18T21:33:36Z (GMT). No. of bitstreams: 1 Atta_AntonioCarlosFontes_M.pdf: 2874033 bytes, checksum: 354e0760c095cd674547d6934b1b14c1 (MD5) Previous issue date: 1994 / Resumo: Para garantir um rendimento aceitável dos sistemas multiprocessados de memória compartilhada através da redução das disputas pelo acesso à memória e à rede de interconexão, memórias cache têm sido utilizadas, a exemplo dos sistemas monoprocessados, para armazenar localmente as informações mais freqüentemente requeridas pelos processadores. A possibilidade de existência de diversas cópias de um mesmo dado espalhadas pelos caches do sistema, entretanto, dá origem ao problema da consistência ou coerência da informação armazenada em cache nos sistemas multiprocessados. Nesta dissertação, nós avaliamos conceitualmente algumas das soluções propostas para o problema, explorando tanto as soluções voltadas a sistemas multiprocessados que adotam o barramento como rede de interconexão, quanto as soluções voltadas a redes mais genéricas, como as redes tipo multiestágios. Adicionalmente, o estudo dessa última classe de soluções é aprofundado para 2 soluções básicas da classe, a que emprega diretórios totalmente mapeados e a que emprega diretórios limitados, sendo proposta uma extensão à técnica de diretórios limitados de modo a tornar seu desempenho tão alto quanto o obtido com os diretórios totalmente mapeados - mais caros em termos de espaço - mantendo a mesma eficiência de espaço da solução original. Para comparar as três soluções foi desenvolvido um simulador baseado na geração sintética de referências à memória a partir das estatísticas divulgadas de aplicações paralelas reais. / Abstract: In order to guarantee reasonable performance of shared-memory multiprocessors reducing memory and interconnect network contention, cache memories have been used, as in uniprocessors systems, to keep locally frequently required by processors information. The possibility of existence of many modifiable copies of the same data spread into the caches of the system originates the cache coherence problem though. In this dissertation, we conceptually study some of the proposed solutions to the problem, exploring solutions suitable for shared bus multiprocessors and solutions oriented to systems where the processors and memories are interconnected by more general networks, such as multistage network. Furthemore this last class of solutions is detailed for 2 basic techniques, full map directories and limited directories. We propose an extension to the limited directory technique with the aim of getting performance as high as with full map directories - which are more expensive with regard to space - but with the same space efficiency of the original solution. In order to compare these 3 solutions we developped a simulator based on synthetic trace derived from real applications. / Mestrado / Mestre em Ciência da Computação

Orientador: Guido Costa Souza de Araujo / Dissertação (mestrado) - Universidade Estadual de Campinas, Instituto de Matematica, Estatistica e Computação Cientifica / Made available in DSpace on 2018-08-11T23:50:19Z (GMT). No. of bitstreams: 1 Rigo_Sandro_M.pdf: 11824282 bytes, checksum: ecebac4bbf8a89ce61520b66f5923a94 (MD5) Previous issue date: 2000 / Resumo: Gerenciamento de memória é uma tarefa muito importante para o bom desempenho de uma aplicação. Existem duas alternativas para a execução desta tarefa: gerenciamento explícito por parte do programador, ou a existência de um sistema dinâmico automático. O objetivo desse trabalho foi realizar experimentos de codificação e compactação do heap no sistema automático de gerenciamento de memória da máquina virtual Java, usando como plataforma a implementação desta conhecida como Kaffe. Na primeira parte deste trabalho, foi estudado um mecanismo alternativo de codificação dos objetos vivos, baseado em Binary Decision Diagrams (BDD). Na segunda etapa, foi projetado um coletor de lixo, cujo objetivo era avaliar o impacto da compactação do heap no desempenho da JVM. A implementação de nosso coletor se baseou no algoritmo conhecido como Mark-Compact. Obtivemos uma implementação híbrida para o sistema de recuperação de memória da máquina virtual Kaffe, capaz de realizar coletas utilizando ou não compactação. Esse sistema nos permite configurar a freqüência com que compactações são realizadas, permitindo ajustá-lo para diminuir o impacto causado por estas no desempenho do programa. Finalmente, mostramos nossas conclusões sobre os experimentos realizados e apontamos algumas possíveis melhorias a serem implementadas na máquina virtual kaffe, que visam aproveitar ao máximo os benefícios trazidos pela compactação. / Abstract: Memory management is an important task for good performance. There are two choices to accomplish this task: explicit management done by the programmer, or the presence of an automatic dynamic memory management system. The goal of this work was to perform experiments using codification and compaction on Java Virtual Machine's memory management system, using its implementation known as Kaffe. In the first part, we have studied an alternative system of live objects codification, based on Binary Decision Diagrams(BDD). In the second part, a garbage collector has been projected. Its main goal was to evaluate the impact on JVM's performance by adding a heap compaction system. The implementation of this collector was based on the Mark-Compact algorithm. We got a hybrid implementation for our garbage collection system, which is able to collect using or not using compaction. This system allows us to configure how often it performs heap compaction, adjusting it to minimize the impact on program performance. Finally, we show our conclusions about the experiments we have done and suggest some possible improvements to be implemented on Kaffe JVM, intending to take full advantage of the compaction benefits. / Mestrado / Mestre em Ciência da Computação