Ce mémoire présente la technique employée pour réaliser la simulation en VHDL d'une architecture d'estimateur de canaux pour récepteur à traitement spatiotemporel. Par l'utilisation de réseaux systoliques adaptés pour une future implantation matérielle FPGA, il est possible de démontrer qu'on peut utiliser l'estimation par corrélation et l'estimation par la minimisation de l'erreur quadratique moyenne pour estimer les canaux à la réception d'un système de communication sans fil. Avant tout, une brève revue scientifique sur les systèmes de communication sans-fil est effectué et les deux méthodes d'estimation sont analysées avec Matlab afin de démontrer qu'elles peuvent combattre les distorsions et les évanouissements subis par le signal lors de la transmission. Par la suite, il est proposé d'associer l'utilisation de l'architecture des réseaux systoliques avec les multiplications matricielles. Finalement, deux de ces architectures systoliques sont implantées et utilisées pour la réalisation en VHDL des deux méthodes d'estimation des canaux.