Les travaux précédemment réalises au sein du LPICM ont mis en évidence que le silicium microcristallin est un semi-conducteur a faible cout, possédant une mobilité importante avec malgré tout une très bonne stabilité. Ce qui en fait un matériau particulièrement intéressant pour les transistors TFTs des écrans plats OLED 2. Il nous a donc paru logique de nous intéresser, dans le cadre de cette thèse, a la conception et a la réalisation expérimentalement des structures de pixel OLED à base de transistors TFTs en silicium microcristallin. Pour ce faire, il est indispensable de posséder des modèles comportementaux performants des composants. Ainsi, notre objectif primordial a été de concevoir des modèles Spice de transistors c-Si TFT mais aussi d'OLED. D'un point de vue technologique, nous nous sommes attaches à maitriser l'ensemble de la chaine de fabrication (conception de masques et lithographie en salle blanche). La caractérisation de nos transistors a révèle des mobilités de l'ordre de 1 cm2V−1s−1, des tensions de seuil de 4 V et a montre une bonne stabilité, sous stress, de la tension de seuil et de la mobilité. La faisabilité de ces transistors sur substrats flexibles comme le polyimide a aussi été démontre dans le cadre du Projet Intégré FlexiDis. Du point de vue de la modélisation, un modèle statique et dynamique Spice de transistor en silicium microcristallin est propose. L'écriture de ce modèle dans le langage Verilog-A nous permet de garantir une bonne portabilité et de pouvoir ainsi utiliser facilement des simulateurs professionnels comme Spectre de chez Cadence. De manière complémentaire, un modèle Spice efficient de diode OLED est également propose. Grace à ces outils, nous avons pu simuler des circuits utilisant les TFTs en silicium microcristallin. Ces simulations nous permettent de prédire que ces composants sont pertinents pour la conception de pixel OLED, de drivers de lignes, mais aussi de portes logiques NMOS simples comme l'inverseur et l'oscillateur en anneau.

Dans le but de développer un modèle compact spécifique aux transistors en couches minces (TFT) à base de silicium amorphe ou microcristallin, nous présentons dans ce manuscrit nos études sur l'optimisation des modèles compacts et des méthodes d'extraction des paramètres et, surtout, différents phénomènes présents dans la physique de ces TFTs. Nous proposons une méthode plus robuste d'extraction des paramètres, qui, différemment des méthodes conventionnelles, ne néglige pas la résistance d'accès, diminuant ainsi la subjectivité du procédé de l'extraction. La résistance d'accès dans les différentes structures a été analysée. Pour la structure top-gate coplanar, nous nous sommes focalisés sur des raisons géométriques pour montrer la dépendance de la résistance d'accès en tension de grille. Pour la structure bottom-gate staggered, nous avons introduit l'approche de transport-diffusion au modèle de current crowding, en prouvant la dépendance en tension de grille et en courant en raison de la diffusion des électrons. Le comportement dynamique a été étudié en couplant mesures expérimentales et simulations par éléments finis, en associant les capacités intrinsèques des TFTs avec le temps de retard d'allumage. Nous avons observé l'évolution temporelle du canal lors de sa création ou de sa disparition et nous avons ainsi proposé un modèle qui décrit sa propagation dans un TFT. Nous avons enfin étudié le phénomène de vieillissement des TFTs et nous avons mis en évidence la localisation de la dégradation et de la relaxation dans un TFT sous un stress électrique avec la tension de drain non-nulle.