Advanced digital modulation schemes used in the wireless applications, result in the modulated RF signals with high peak to average power ratio which requires linear amplification. On the other hand, the demand for a longer talk time with less battery volume and weight, especially in hand-held radio units, necessitate more power efficient methods to be utilized in power amplifier design. But improved linearity and efficiency have always been contradicting requirements demanding innovative power amplifier and linearizer design techniques. Dynamically varying the load impedance and bias point of a transistor according to the varying envelope of the incoming RF signal also known as Dynamic Load Modulation (DLM) and Dynamic Supply Modulation (DSM), respectively, are two separate methods for improving the efficiency in power amplifier design. In this dissertation, a combination of both variable gate bias and tunable load concepts is applied in an amplifier structure consisting of two transistors in parallel. A novel computer aided design methodology is proposed for careful selection of the load and biasing points of the individual transistors. The method which is based on load-pull analysis performs sweeps on the gate bias voltages of the active devices and input drive level of the amplifier in order to obtain ranges of biases that result in the generation of IMD sweet spots. Following that, the amplifier is designed employing the load line theory and bias switching at the same time in order to enhance the efficiency in reduced drive levels while extending the output 1 dB compression point to higher values at higher drives. Tunable matching networks are implemented utilizing varactor stacks in a &Pi / con

Advanced digital modulation schemes used in the wireless applications, result in the modulated RF signals with high peak to average power ratio which requires linear amplification. On the other hand, the demand for a longer talk time with less battery volume and weight, especially in hand-held radio units, necessitate more power efficient methods to be utilized in power amplifier design. But improved linearity and efficiency have always been contradicting requirements demanding innovative power ampli

L’objectif de ce travail est d’aborder la conception de réseaux d’adaptation d’impédance accordable (RAA) dans deux contextes bien distincts en radiofréquences : le RAA en faible signal et le RAA en fort signal.Concernant les aspects faible signal, des critères de performance de RAA ont été établis et étudiés. Une nouvelle expression générale de l’efficacité d’un RAA a été développée. Elle permet de prédire le rendement d’un RAA à partir des facteurs de qualité des composants dont on dispose dans une technologie donnée et du rapport de transformation à réaliser. Des abaques de couverture d’impédances en fonction des pertes d’insertion ont été calculés. Ils mettent en évidence les régions de couverture où le RAA apporte une amélioration à la performance du système, pour diverses topologies de RAA.Un démonstrateur sur PCB a été réalisé. Il est constitué de deux RAA, qui assurent l’adaptation simultanée d’un amplificateur de puissance sur une large plage d’impédances, comprises dans un cercle de l’abaque de Smith d’équation VSWR < 5 :1. La zone de couverture a été mesurée et présentée en fonction des pertes d’insertion, qui mettent en évidence les régions où les RAA contribuent à l’amélioration de la performance de l’amplificateur et celles où les pertes d’insertion du RAA n’arrivent pas à compenser le gain du à la réduction des coefficients de réflexion.Dans une seconde partie, la conception de RAA en fort signal a été traitée. L’objectif a été de présenter à la sortie d’un amplificateur de puissance les impédances qui optimisent son efficacité pour chaque puissance de travail. Un démonstrateur en technologie CMOS SOI 130 nm a été conçu et simulé. Il consiste en un amplificateur de puissance pour le standard WCDMA, fonctionnant à 900 MHz, et un RA accordable par des varactors MOS, capable de générer les impédances optimales correspondant à des puissances de sortie comprises entre 20 et 30 dBm. Les résultats ont mis en évidence le bénéfice apporté par l’insertion d’un RA accordable par rapport à un RA fixe. / The aim of this research was the design of tunable matching networks, in two different contexts: the TMN at low and high signals.Performance criteria of TMN were studied. A general expression has been developed that estimates the TMN efficiency in function of the quality factor of the components used. The impedance coverage of different RAA topologies was plotted in function of the insertion losses.For the small signal, we designed a prototype in PCB, composed by two TMN, which ensure the simultaneous matching of a power amplifier in a wide range of impedances, included in a circle of the Smith chart VSWR < 5: 1. The coverage area was measured and presented in function of the insertion losses, emphasizing the areas where the TMN contribute to improve the amplifier performance and those where insertion losses of the TMN are not able to compensate gain with the reduction of the reflection coefficients.Subsequently, we discussed the design of TMN for the large signal. The objective is to present at the output of a power amplifier, the impedances that optimize efficiency for each power of operation. A 130 nm SOI prototype was designed and simulated, consisting of a power amplifier for WCDMA standard, 900 MHz, and a MN tunable by MOS varactors able to produce the optimal impedances corresponding to an output power between 20 and 30 dBm. The results showed the benefit provided by inserting a tunable MN compared to a fixed one.