No description available.

No description available.

No description available.

This thesis focuses on the e-mail classification and describes the basic ways of spam filtering. The Bayesian spam classifiers and artificial immune systems are analyzed and applied in this thesis. Furthermore, existing applications and evaluation metrics are described. The aim of this thesis is to design and implement an algorithm for spam filtering. Ultimately, the results are compared with selected known methods.

Les travaux de cette thèse ont été menés dans le cadre d’une collaboration entre les laboratoires SATIE et LTN IFSTTAR. Ils portent principalement, sur l’étude de la robustesse des composants JFET SiC de puissance pour des applications de découpage à haute fréquence, forte puissance surfacique et à haute température lorsqu’ils sont soumis à des régimes extrêmes de fonctionnement. Les travaux présentés traitent également de façon plus générale l’étude de la durée de vie de packaging dédiés à ce type de composants et adaptés à la haute température pour des applications aéronautiques. La robustesse de différents lots des VJFETs SiC d’un fabricant particulier (SemiSouth) a été étudiée en régimes d’avalanche et de court circuit afin de déterminer les énergies que peuvent supporter ces composants dans ces modes de fonctionnement particuliers en cherchant notamment à quantifier la température du cristal et à mettre en évidence les mécanismes physiques à l’origine des défaillances. Nous avons ainsi également développé un modèle éléments finis thermique afin d’estimer la température de jonction du JFET SiC lors des régimes extrêmes pour chercher à relier l’apparition de la défaillance à la température. Finalement, nous décrivons des mécanismes physiques à l’origine des dégradations lors de la répétition de tels régimes extrêmes de fonctionnement expliquant à terme la destruction par vieillissement des transistors. Un substrat céramique à base de Si3N4 a été le support des études menées dans le cadre de cette thèse sur le packaging. Nous avons caractérisé les dégradations de ces substrats par des analyses acoustiques après vieillissement par cyclage thermique de forte amplitude. Un modèle thermomécanique a été développé afin d’estimer les contraintes mécaniques dans l’assemblage et valider les résultats expérimentaux obtenus. Enfin, nous avons également initiés des travaux de diagnostic thermique sur des puces JFET SiC, par des mesures d’impédance thermique pouvant être utilisées pour la détection de défauts de délaminage dans un assemblage de puissance. / The work presented in this thesis was conducted between SATIE and LTN IFSTTAR laboratories. It focuses on the study of the robustness of SiC power components subjected to hard working conditions for high switching frequency, high power density and high temperature applications. The work also presents a study on the robustness of a dedicated package adapted to high temperature applications. The robustness of several SiC VJFETs from a particular manufacturer (SemiSouth) was studied in avalanche and short circuit modes in order to estimate the energies that can withstand these components in these operating modes. The experimental protocol also includes thermal models to quantify the crystal temperature and to highlight the ageing physical mechanisms causing failure. Therefore, we had developed a finite element model to estimate the thermal junction temperature of the SiC JFET in extreme working conditions to try to relate the failure to the maximum temperature reached after each cycle. Finally, we described the physical mechanisms behind the degradations that explain ultimately the destruction of ageing transistors under repetitive avalanche mode. A ceramic substrate made of Si3N4 has been the support of studies conducted in this thesis on the packaging reliability. We characterized the degradation of these substrates by acoustic analysis after ageing by thermal cycling of high amplitude. A thermo-mechanical model was developed to estimate the mechanical stresses in the assembly and validate the experimental results. Finally, we have initiated thermal diagnostic studies on SiC JFET chips. We have shown that thermal impedance measurements can be used for the detection of delamination defects in a power assembly.

The area of the research comprises the field of virtualization as specified to the field of three-dimensional user interfaces (3D UIs). It is an approach of applying the field of motion-sensing technology to potential areas of apparel value chains focusing on design. The background of this thesis is the industry’s established 3D design and development process and new digital tools that enable embodied interaction. So far companies are still working with a limited 3D design approach, which requires several non-value-adding activities, e.g. technical sketching and pattern creation, before a product can be virtually simulated and evaluated. As the current fashion industry’s human-computer interaction (HCI) applications have non-embodied interaction technologies, which deny natural hand movements, it was evaluated, if motion-sensing technology can enable the feeling of natural handcrafting. The purpose of the project was to investigate the designer’s attitude towards motion-sensing technology as a design tool and the potential of embodied HCI in design and development processes of apparel value chains. Enabling the designer the feeling of handcrafting in a 3D world opens a new area of research within the use of 3D fashion design tools. Moreover the thesis expected to prove the desire towards embodied interaction during the apparel design and development processes and the designer’s openness to try out new things. To fulfill the purpose, the motion-sensing technology tool Leap Motion was used as a practical device, which enables embodied interaction in design applications. A team of various designers was used to conduct a practical experiment, combined with interviews and observations. The experiment has been analysed on the designer’s attitude towards the use of a motion-sensing technology tool within the design field and possible implications on the design and development phases of apparel value chains. The results show, that the designers supported embodied interaction and experienced the use of motion-sensing technology as an enhancing and powerful tool. However, it has become clear that the designers experienced the usage of free-handed motion-sensing technology as not natural or intuitive and rather prefer tangible tools. Presupposing a crucial improvement of the technology, different ways of substituting current design activities like enabling the draping process on a virtual basis could enhance the value chain regarding speed, flexibility and waste. This would enable earlier entry into the evaluation stage of virtual simulated prototypes while directly starting the design and development process in 3D and reducing several iterations of non-value adding activities.

Les travaux de recherche présentés dans ce mémoire, portent sur la conception et l’étude de MOSFETs de puissance faible tension pour des applications automobiles micro-hybrides de type alterno-démarreur. Pour certaines de ces applications, en plus des modes de fonctionnement standards passant et bloqué, les composants développés doivent être capables de fonctionner en mode d’avalanche à fort courant et à des températures élevées. Pour reproduire en laboratoire ces conditions de fonctionnement, les MOSFETs sont soumis à un test UIS répétitif spécifique. Afin d’évaluer la température du silicium pendant ce test, plusieurs méthodes de mesure de température ont été développées et comparées. En parallèle, un suivi des paramètres électriques standards (BVDSS, IDSS, RDSon…) tout au long du test est effectué, dans le but de déterminer l’impact de l’avalanche répétitive sur le transistor. Seule la RDSon des MOSFETs semble évoluer avec le nombre d’impulsions d’avalanche. Ce phénomène est expliqué par la méthode de mesure de RDSon et par la variation de la résistance du métal source pendant le cyclage. En effet, différentes observations ont permis de constater un vieillissement de la métallisation de source du composant, accompagné d’une modification de sa résistivité. Divers types de métaux et de techniques d’assemblage ont alors été expérimentés pour tenter de limiter cet effet. Aussi des structures de test ont été conçues pour étudier l’évolution du métal et pour pouvoir comparer rapidement le comportement de différentes métallisations / Research work presented in this thesis concern the conception and the study of low voltage power MOSFETs for micro hybrid vehicles (starter alternator). For some of these applications, developed transistors must be able to operate in classical ON and OFF state mode and in avalanche mode at high current and high temperature. To reproduce this operating mode, MOSFETs are submitted to a specific repetitive UIS test. In order to evaluate silicon’s temperature during this test, several temperature measurement methods have been developed and compared. In parallel, in order to understand the impact of repetitive avalanche on the transistor, standard electrical parameters (BVDSS, IDSS, RDSon…) are monitored during the test. The only parameter that seems to be shifting with the number of cycles is the RDSon. This phenomenon is due to the measurement method and to a variation of source metallization resistance during cycling. Indeed several observations have shown source metallization ageing and a shift in its resistivity. Different metallization and assembly parameters have been tested to limit this phenomenon. Also various test structures have been designed to study metallization evolution and to compare different metallization behaviors

Les travaux de recherche présentés dans ce mémoire, portent sur la conception et l'étude de MOSFETs de puissance faible tension pour des applications automobiles micro-hybrides de type alterno-démarreur. Pour certaines de ces applications, en plus des modes de fonctionnement standards passant et bloqué, les composants développés doivent être capables de fonctionner en mode d'avalanche à fort courant et à des températures élevées. Pour reproduire en laboratoire ces conditions de fonctionnement, les MOSFETs sont soumis à un test UIS répétitif spécifique. Afin d'évaluer la température du silicium pendant ce test, plusieurs méthodes de mesure de température ont été développées et comparées. En parallèle, un suivi des paramètres électriques standards (BVDSS, IDSS, RDSon&) tout au long du test est effectué, dans le but de déterminer l'impact de l'avalanche répétitive sur le transistor. Seule la RDSon des MOSFETs semble évoluer avec le nombre d'impulsions d'avalanche. Ce phénomène est expliqué par la méthode de mesure de RDSon et par la variation de la résistance du métal source pendant le cyclage. En effet, différentes observations ont permis de constater un vieillissement de la métallisation de source du composant, accompagné d'une modification de sa résistivité. Divers types de métaux et de techniques d'assemblage ont alors été expérimentés pour tenter de limiter cet effet. Aussi des structures de test ont été conçues pour étudier l'évolution du métal et pour pouvoir comparer rapidement le comportement de différentes métallisations.

ABSTRACT The Lateral Double-Diffused Metal-Oxide-Semiconductor Field Effect Transistor (LDMOSFET or LDMOS) has made an enormous impact in the field of power electronics. Its integration, low cost, and power performance have made it the popular choice for power system on chips (SoC's). Over the years, much research has gone into ways of optimizing this crucial power device. Particularly, the safe operating area (SOA) has become a focus of research in order to allow a wide range of various bias schemes. More so, device ruggedness is an important factor in the usability of these devices as there are many circuits in which high current and voltage are present in a device. In this study, a conventional LDMOS is simulated using a 2-D device simulator. Two specific device enhancement techniques are implemented and analyzed, including a p+ bottom layer and an n-adaptive layer. The parasitic BJT of the LDMOS and its effect on SOA is investigated by using meaningful and in depth device cross-section analysis. The ruggedness of these devices are then considered and analyzed by means of an undamped inductive switching test (UIS). The purpose is to realize the relationship and the possible trade-offs between safe operating area enhancement and device ruggedness.

The master thesis focuses on the study information systems used in Czech universities. The biggest part concerns the development of information system used in the University of Economics Prague. The goal of this thesis is to propose a way of a new development of this system, based on the analysis of other systems and to support it with the opinions of a representative sample of University of Economics students. The thesis itself is divided into 3 main parts. The first part shows the 4 most used study systems. Each system is analyzed from different viewpoints and its specifics are stressed. The analysis are made from interviews of the system developers and also web presentations of each subject. Each application solutions are compared with each other. The second part is devoted to the development of the information system of the University of Economics Prague. The author of this thesis expresses his opinion of the information system and proposes a recommendation concerning new functions and possibilities. The proposals are based on the experiences of other students of study information systems, or of the developer himself. All proposals are now in the third part introduced through the questionnaire to students of all other faculties of University of Economics Prague, where they themselves can express their opinions to proposed innovations or to the system in general. The results of the questionnaire are interpreted both in words and graphically.