Les travaux présentés dans ce mémoire visent à analyser et optimiser le comportement des composants de protection haute tension contre les décharges électrostatiques (ESD) à leur déclenchement. Pour cela, deux approches ont été suivies : Un outil de mesure dédié, le "transient-TLP", a été développé. Cet outil est basé sur la correction mathématique des données mesurées à l'oscilloscope avec un système de mesure vf-TLP standard. L'erreur de mesure est inférieure à 2 %. La méthode, d'abord conçue pour des mesures sur wafer, a ensuite été appliquée pour mesurer des composants sur boîtier. A l'aide de cet outil, le comportement transitoire des protections ESD utilisées à Freescale a pu être analysé. En particulier, la simulation physique a permis de mieux comprendre l'origine physique de l'apparition d'un pic de surtension au déclenchement de ces composants et des solutions de dessin ont été proposées pour en réduire l'amplitude.

Grâce à l'augmentation continue des performances des circuits intégrés, l'électronique s'est largement développée dans la plupart des secteurs d'activité et tout particulièrement dans les systèmes embarqués. Ces systèmes doivent répondre à des contraintes de fiabilité sévères pour résister à des agressions issues de phénomènes transitoires variés, comme les décharges électrostatiques (ESD). À l'heure actuelle, l'impact de ces agressions sur le taux de retours clients des circuits intégrés est de 40 à 50 %. Pour améliorer l'immunité du système, et réduire ainsi les coûts de production et de suivi des produits, il devient nécessaire de prendre en compte ces perturbations dès la conception et d'avoir une approche globale de protection. Dans le cadre de ces travaux de thèse, nous avons développé une méthodologie de simulation, des modèles et les techniques de caractérisation associées afin d'évaluer l'impact d'un stress ESD en tous points d'une carte électronique en fonction des caractéristiques de chaque composant et du placement/routage. L'approche de modèlisation choisie s'appuie sur les outils informatiques de conception fonctionnelle des circuits et cartes et utilise le langage VHDL-AMS dont la certification IEEE en fait un standard industriel. Pour la caractérisation, l'originalité concerne l'utilisation d'un banc de test en impulsions de type Very Fast-TLP, couplé à différentes méthodes d'injection, qui permet à la fois, l'extraction des paramètres pour les modèles et d'observer la réponse du circuit intégré agressé sur la carte. Le résultat majeur de cette étude est la possibilité de simuler la réponse d'une carte électronique à une agression ESD (ex : ESD de type IEC) depuis son impact jusqu'au niveau de toute entrée/sortie des composants de la carte. L'approche est validée sur un circuit test simple mais aussi sur une application plus complexe à base d'un microcontrôleur. Elle permet de s'assurer que chaque composant est adéquat en termes de robustesse et de détecter des couplages indésirés.