Spelling suggestions: "subject:"local identify checker."" "subject:"focal identify checker.""
1 |
Utilização de aritmética bit-serial para redução de consumo de energia.FARIA, Roberto Medeiros de. 13 September 2017 (has links)
Submitted by Johnny Rodrigues (johnnyrodrigues@ufcg.edu.br) on 2017-09-13T17:59:11Z
No. of bitstreams: 1
Utilizacao de Aritmetica Bit-serial para Reducao de Consumo de Energia-Roberto Medeiros de Faria.pdf: 1661698 bytes, checksum: c7ef8816ca92eeeed7c8d271bc93933a (MD5) / Made available in DSpace on 2017-09-13T17:59:11Z (GMT). No. of bitstreams: 1
Utilizacao de Aritmetica Bit-serial para Reducao de Consumo de Energia-Roberto Medeiros de Faria.pdf: 1661698 bytes, checksum: c7ef8816ca92eeeed7c8d271bc93933a (MD5)
Previous issue date: 2014-12 / Hoje, uma das maiores preocupações, senão a maior, da indústria de semicondutores
é o desenvolvimento de chips com baixo consumo de energia. Existem vários fenômenos físicos causadores de consumo de energia em circuitos CMOS e várias técnicas que reduzem o consumo de energia de um chip. O objetivo principal desta pesquisa de mestrado foi investigar o quanto o consumo de energia estática em circuitos CMOS pode ser reduzido por meio do emprego de aritmética bit-serial em substituição à aritmética bit-paralela. A pesquisa está focada em circuitos construídos a partir de standard cells (células padrão), com aplicação em processamento de sinais, e para os quais o principal requisito não é o alto desempenho computacional, mas o baixo consumo de energia. A metodologia foi aplicada em um estudo de caso, utilizando-se para isto, simulações com o IP core SPVR. O SPVR é um verificador de identidade vocal implementado em um circuito dedicado capaz de ter desempenho suficiente para funcionar em tempo real, mesmo empregando um sinal de clock lento. Foi constatado na pesquisa, que o uso de aritmética bit-serial, em termos de diminuição de consumo estático, é vantajoso para somadores e circuitos de pequena complexidade. Porém, para sistemas de maior complexidade, esta substituição só é vantajosa em situações específicas de grande número de operações aritméticas e baixo uso de armazenamento em registradores paralelos. No caso inverso, as vantagens se perdem, porque embora haja diminuição de consumo estático, há um crescimento muito grande de consumo dinâmico. / Today, one of the biggest concerns, if not the largest, for the semiconductor industry is the development of chips with low power consumption. There are several physical
phenomena that cause power consumption in CMOS circuits and various techniques
that reduce the energy consumption of a chip. The main objective of this masters
research was to investigate how the static power consumption in CMOS circuits can be
reduced through the use of bit-serial arithmetic in place of bit-parallel arithmetic. The
research is focused on circuits built from standard cells, with application to signal
processing, and for which the main requirement is not the high computing
performance, but the low power consumption. The methodology was applied in a case
study, using for this, simulations with the SPVR IP core. The SPVR is a vocal identity
checker implemented in a dedicated circuit able to have enough performance to run in
real time, even employing a slow clock signal. It has been found in research that the
use of bit-serial arithmetic, in terms of reduction of static consumption, is
advantageous to adders and small circuit complexity. However, for more complex
systems, this substitution is only advantageous in specific situations of large number
of arithmetic operations and low storage usage in parallel registers. In the reverse
case, the advantages are lost, because although there are static consumption
decrease, there is a very large dynamic consumption growth.
|
Page generated in 0.0809 seconds