Dans le cadre des nouvelles applications dans la bande de fréquence millimétrique, une évaluation de la technologie CMOS 65nm SOI pour la conception de circuits est proposée. Cette évaluation s'articule autour de deux axes principaux. Tout d'abord les composants actifs et passifs spécifiques à la technologie font l'objet d'une étude en terme de performances et de modélisations. Ensuite la technologie est évaluée au travers d'exemple de circuits composant une chaîne de réception. La caractérisation des composants à des fréquences allant jusqu'à 110GHz a permis de montrer le gain associé à la technologie SOI pour l'utilisation de transistors et de lignes de transmissions. Les figures de bruit minimum mesurées sur les transistors SOI flottant représentent aujourd'hui l'état de l'art. De la même manière les constantes d'atténuation mesurées sur des lignes coplanaires dans cette technologie sont de l'ordre de celle obtenues avec des technologies dédiées. Le développement de modèles pour l'actif et le passif à permis également l'évaluer cette technologie avec des blocs spécifiques d'une chaîne de réception à des fréquences millimétriques. Plusieurs amplificateurs faible bruit pour des fréquences allant de 60GHz à 94GHz ont été réalisés. Ces différentes réalisations ont montré des performances en ligne avec l'état de l'art en terme de figure de bruit minimum ou de gain. L'évaluation a également portée sur les mélangeurs passifs. Ce dernier bloc a notamment permis de montrer les différences entre substrat massif et SOI pour un même nœud technologique. Grâce à ce travail nous pouvons affIrmer que la technologie CMOS SOI 65nm permet de réaliser des circuits à des fréquences millimétriques proches de l'état de l'art. Ce travail a également permis le développement de nouvelles méthodes de conception dans un environnement industriel. Ces résultats ont également donné lieu à plusieurs communications internationales avec acte ainsi qu'un dépôt de brevet. / As the 65nm CMOS SOI technology was not initially developed for millimeter wave design, this work demonstrates the advantages of using this technology for applications at such high frequencies. The demonstration is focused on two parts. First active and passive devices are studied in order to evaluate the potentiality for low noise and high gain performances at millimeter frequencies. Different figures of merit are introduced for both actives and passives. Characterization and modeling techniques improvement are developed in this work. ln a second part, reception millimeter wave building blocks are developed such as low noise amplifiers and mixers. The advantages of SOI-MOSFETs in comparison with bulk are important not only for the digital world but : also for analog/RF design. The maximum fT and fmax of the floating body and body contacted transistors are : 155/200 GHz and 132/150 GHz respectively. The NFmin performance of the FB transistor is 3.5dB at 80GHz. This thesis work proposes millimeter wave frequencies models for passive components on a CMOS BEOL. Specific models for coplanar wave guides, discontinuities, inductors and capacitors are developed. Measurements and electromagnetic simulations are used to highlight the increase performances by using SOI substrate instead of bulk. The 65nm CMOS SOI process is proved to be a very promising technology for millimetre wave applications among other the 80GHz 3 stages LNA developed in this work which is state of the art in term of CMOS noise performance at 80GHz. The benefit of the CMOS SOI is illustrated with a comparison of two blocks designed at the same frequency in both technologies. The CMOS SOI demonstrates a very good, improvement in terms of power consumption and area saving. ln the near future, SOI is clearly one of the most promising solutions for applications at millimeter wave frequencies. As it is shown, wireless technologies require high-performance transistors and low-loss passive devices. One major point not studied in this work is the ability to design on-chip antenna in SOI. Today, the SOI CMOS silicon technology is the only one allowing this type of approach at millimeter wave frequency. Nevertheless, although a mass product should lower the cost of the SOI technology, a choice between benefits associated to SOI and additional cost in comparison with bulk have to be considered for each targeted applications

La thèse concerne les techniques de prédistorsion appliquées aux communications par satellite de type DVB-S2X dans la perspective de la montée en débit de ces systèmes. Pour atteindre cet objectif, de faibles facteurs de retombée (inférieurs à 5%) et desordres de modulation plus élevés sont préconisés, augmentant la vulnérabilitévis-à-vis des non-linéarités introduites lors du passage par le satellite. Dans la littérature, deux classes de méthodes se distinguent par leur performance de linéarisation. La première est constituée des architectures d’apprentissage direct (Direct Learning Architecture) et indirect(Indirect Learning Architecture) et la seconde regroupe les méthodes itératives basées sur le théorème du point fixe. Le principal défaut de la première classe est la nécessité de choisir une structure de prédistortion a priori tandis que pour la deuxième classe, les conditions d'application du théorème du point fixe sont difficiles à vérifier dans la majorité des cas et nécessitent l'addition d'un gain empirique. Nous avons donc proposé 1) un schéma de prédistorsion itérative basé sur le théorème du point fixe, appliqué sur le signal mais optimisé en minimisant une erreur quadratique entre les symboles de modulation et la sortie de l'échantillonneur, 2) un schéma de prédistorsion itérative incluant une adaptation automatique des paramètres et adapté à tout type de canal. / The thesis focuses on predistortion techniques applied to DVB-S2X satellite communications in order to increasing the throughput of these systems. To achieve this objective, sharp roll-off factors (less than 5%) and higher modulation orders are recommended, increasing sensibility with regard to the non-linearities introduced during the passage by the satellite. In the literature, two classes of methods are distinguished by their linearization performance. The first consists of direct (Direct Learning Architecture) and indirect (Indirect Learning Architecture) learning architectures and the latter includes iterative methods based on the fixed point theorem. The main defect of the first class is the need to choose a predistortion structure a priori, while for the second class, the conditions for applying the fixed point theorem are difficult to verify in most cases and require the addition of an empirical gain. We therefore proposed 1) an iterative predistortion scheme based on the fixed point theorem, applied to the signal but optimized by minimizing a quadratic error between the modulation symbols and the sampler output, 2) an iterative predistortion scheme including an automatic adaptation of the parameters and suitable for all types of channels.

La différentiation des lymphocytes Th17 dépend fortement du facteur de transcription RORγt. RORγt a été identifié pour la première fois chez la souris comme un facteur spécifique des thymocytes, jouant un rôle important dans le développement du thymus. En effet, RORγt est exprimé sélectivement dans le stade double positif (DP) et il est ensuite réprimé dans le stade simple positif (SP) ainsi que dans les cellules CD4+ naïves périphériques. Les mécanismes moléculaires qui régulent l’expression transitoire de RORγt dans le thymus et en périphérie sont peu connus. Le but de ce projet est de définir les paramètres transcriptionnels et épigénétiques en corrélation avec l'expression de RORγt chez l’homme. Afin de caractériser les mécanismes moléculaires qui contrôlent l'expression de RORγt dans les thymocytes humains, nous avons effectué une analyse des modifications épigénétiques sur l’ensemble du locus RORC. Nos résultats montrent que le locus RORC subit un remodelage étendu, qui lui confère une conformation "permissive" lors de la transition du stade Double Négatif (DN) au stade DP (augmentation de H4ac et diminution de H3K27me3). Alors que, H3K4me3, qui est un marqueur de promoteurs actifs, est présente spécifiquement au niveau du promoteur RORC2, et uniquement dans les cellules qui expriment RORC2. Une analyse similaire des marqueurs épigénétiques pour les enhancers (H3K27ac) nous a permis d'identifier plusieurs régions avec une fonction potentiellement régulatrices de l'expression de RORC2. Nous avons démontré que certaines de ces régions avaient une fonction d'enhancer in vitro. Dans les cellules T humaines CD4+ naïves périphériques, nous avons observé que la stimulation du TCR en présence de TGFβ est suffisante pour induire RORγt et un remodelage du locus RORC. Nous avons également constaté que la cyclosporine A, un inhibiteur de la voie calcineurine/NFAT, inhibe fortement l'expression de RORC2. Cette inhibition est associée ˆ une diminution des marqueurs positifs de la chromatine. De plus, nous avons démontré que l’activation des cellules induit une activation de NFAT et sa liaison au promoteur RORC2 et aux enhancers. Cette liaison coïncide avec le recrutement de p300/CBP au promoteur qui est dépendant de la calcineurine, ce qui peut permettre le recrutement d'autres facteurs (tel que NFkB) importants pour la différenciation des Th17. Nous avons Également détecté la liaison de NFAT au locus RORC dans les thymocytes. Ces données démontrent un rôle central de NFAT dans la régulation Epigénétique et transcriptionnelle du locus RORC / Generation of inflammatory CD4+ Th17 cells is strongly dependent on the transcription factor retinoid-related orphan receptor, RORγt. RORγt was first identified in the mouse as a thymocyte-specific factor and was shown to play a critical role in the regulation of thymopoiesis. In the thymus RORγt is selectively expressed at the double positive stage (DP: CD4+ CD8+), and is down regulated in later stages of thymocyte development, as well as in naïve peripheral CD4+ T cells. The molecular mechanisms by which RORγt is transiently expressed during thymopoiesis and re-expressed in selected peripheral lymphocytes are poorly understood. The goal of this project is to define the transcriptional and epigenetic settings that correlate with RORγt expression. To start addressing the molecular mechanisms that control expression of human RORγt in thymocytes, we performed an analysis of epigenetic modifications at the RORC locus. Our findings show that the whole RORC locus undergoes extensive remodeling, assuming a more "permissive" conformation at the transition between the Double Negative and the DP stage (increase of H4ac and decrease of H3K27me3). However, H3K4me3, a mark of active promoters, is present specifically at the RORC2 promoter only at stages where RORC2 is expressed. A similar analysis of epigenetic marks for enhancers (H3K27ac) has allowed us to identify several regions with potential regulatory function on RORC2 expression, which displayed enhancer function in vitro. In human naïve peripheral CD4+ T cells we observed that TCR stimulation in the presence of TGFβ is sufficient to induce low levels of RORγt expression, and further remodeling of the RORC locus. We also found that cyclosporine A, an inhibitor of the calcineurin/NFAT pathway, strongly inhibited RORC2 expression, and was associated with a decrease in the positive chromatin marks at the RORC locus. Consistently, we demonstrated that cell stimulation induced NFAT activation, and binding to the RORC2 promoter and enhancers. This binding coincided with calcineurin-dependent p300/CBP recruitment and remodeling of the locus, which may allow binding of the transcriptional machinery and other factors (such as NFkB) important for Th17 differentiation. NFAT binding to the RORC locus could be also detected in thymocytes. These data demonstrate a central role for the NFAT pathway in the epigenetic priming the RORC locus for transcriptional competence.

Les systèmes embarqués tels que les téléphones portables ou les lecteurs multimédia intègrent de plus en plus de fonctions consommatrices d'énergie ce qui a pour conséquence directe une diminution de leurs autonomies. Les applications audio dans les téléphones cellulaires et en particulier l'application casque font partie des fonctions les plus consommatrices d'énergie. Après un état de l'art des solutions permettant l'amplification de signaux audio, l'amplificateur de classe G à été identifié comme étant le meilleur candidat pour obtenir une amélioration du rendement tout en fournissant une bonne qualité de reproduction sonore. Nos travaux se sont plus particulièrement focalisés sur la détection d'enveloppe de ces architectures qui est un facteur clé dans la maximisation du rendement. Une étude des propriétés temporelles, fréquentielles et statistiques des signaux présents en entrée de l'amplificateur a ainsi été menée pour mettre en évidence les différences entre les signaux classiquement utilisés (signal sinusoïdal) et les signaux réellement écoutés par les utilisateurs (musique). Après avoir effectué une sélection de signaux pour la suite de notre étude, nous avons également caractérisé la puissance correspondant à des conditions normales d'écoute afin d'obtenir par la suite un environnement de test proche des conditions réelles de fonctionnement. Un modèle simplifié et rapide d'amplificateur hybride permettant d'obtenir en quelques dizaines de secondes, l'évaluation du rendement, de la consommation et de la qualité sonore dans des conditions réelles de fonctionnement a été développé. Notre modèle, entièrement configurable et réadaptable à d'autres types de circuits a été validé par mesures pratiques des performances d'un amplificateur existant. Les paramètres de la détection d'enveloppe de ce modèle ont fait l'objet d'une optimisation basée sur le couplage séquentiel de deux algorithmes d'optimisation, permettant ainsi dans un temps limité d'obtenir une solution optimale sans solution de départ sous des conditions réelles d'utilisation. La suite de notre étude nous a conduit à étudier, modéliser, optimiser et comparer des amplificateurs de classe G possédant un nombre de tensions d'alimentation supérieur (3, 4) ainsi que des amplificateurs de classe H (alimentations continues) afin d'améliorer encore le rendement. Enfin, nous avons proposé une nouvelle détection d'enveloppe permettant d'améliorer le rendement à faible puissance. Cette nouvelle détection d'enveloppe permet à l'amplificateur de classe G un fonctionnement en " multi niveau " et d'être auto adaptatif au signal audio présent en entrée de l'amplificateur. Après avoir développé des méta-modèles pour optimiser les paramètres de la détection d'enveloppe, cette détection d'enveloppe a été implémentée au niveau transistor en technologie 0.25μm de ST Microelectronics.

Ce travail porte sur l'étude d'un oscillateur de puissance contrôlé en tension en ondes millimétriques. L'objectif de la thèse est de concevoir cet oscillateur pour la bande de fréquence utilisée dans les standards IEEE 802.15.3c, IEEE 802.11ad et ECMA TC48, à savoir 56GHz-65GHz. Le principe de l'oscillateur de puissance est développé autour d'un amplificateur de puissance rebouclé pour engendrer un système oscillant. L'amplificateur de puissance développé est un amplicateur à deux étages. Celui de puissance est de classe E et le driver est de classe F. La boucle de retour est basée sur un vecteur-modulateur. Les circuits ont été fabriqués en technologie CMOS 65nm de STMicroelectronics. / This PhD thesis deals with a Power Voltage Controlled Oscillator (VCO) in millimeter waves. The aim is to design this Power VCO in the frequency band used in the standards IEEE 802.15.3c, IEEE 802.11ad and ECMA TC48, meaning from 56GHz to 65GHz. The principle of this oscillator is developed around a power amplifier in a loop, generating an oscillating system. The power amplifier is developed in a two-stage topology. The power stage is composed with a 60GHz class E cascoded amplifier and the driver stage is composed of a 60GHz class F amplifier. The feedback of the loop is based on a vector-modulator. The circuits have been realised in 65nm CMOS technology from STMicroelectronics.

Les interférences dues à la réseaux d'énergie électrique (50 ou 60 Hz), pendant les mesures de biopotentiels est un problème très commun qui doit être bien tracté, pour permettre l'obtention des résultas en haute qualité. De cette façon les médecin peuvent fournir des diagnostiques plus exact sur le comportement d'une fonction physiologique ou pathologique. Dans les cas où ces signaux sont interprétés à l'aide des systèmes numériques (ordinateurs), c'est très important que les interférences dues à la réseaux électrique soient minimisées pour permettre que points critiques de la forme du signal soient déterminés avec une bonne exactitude. Les circuits mixtes reconfigurables pour des mesures, permettent une nouvelle configuration après la fabrication, de manière qu'ils puissent servir à une application donnée. De cette façon, ces circuits sont convenables pour des applications où ses spécifications doivent changer en accord les capteurs utilisés, e les caractéristiques des signaux sur la mesure. Dans cette thèse un circuit mixte reconfigurable est proposé, pour être utilisé dans des systèmes de mesures des biopotentiels, en particulier électrocardiogramme (ECG), électroencéphalogramme (EEG), électromyogramme (EMG) et électroculogramme (EOG). Le circuit incorpore un bloc qui effectue de forme dynamique la compensation du déséquilibre des impédances des électrodes, de manière à minimiser l'interférence de mode commun, due au couplage entre patient et réseau électrique.

Ce travail de thèse porte sur l'étude et le développement de sources électroniques à base de nanotubes de carbone modulées par voie optique appelées photocatodes. L'objectif de ces dernières est de les utiliser dans les tubes à ondes progressives, en remplacement des sources thermoïoniques actuelles, qui émettent un faisceau d'électrons continu. Ce nouveau type de dispositif permettrait de développer une nouvelle génération d'amplificateurs hyperfréquence large bande, plus compacts, plus légers et ayant un fort rendement pour les satellites de communication. Ces sources modulées reposent sur l'association de nanotubes de carbone avec des photodiodes P-i-Ns. Les photodiodes agissent comme des sources de courant tandis que les nanotubes jouent le rôle d'émetteurs d'électrons. Une modulation optique des photodiodes induit ainsi une émission modulée du faisceau d'électrons. Des études théoriques, couplées à des simulations, ont abouti à la compréhension détaillée du fonctionnement des photocathodes et à la connaissance de leurs performances. Par ailleurs, des résultats traitent de la fréquence de coupure qui limite le dispositif mais apportent néanmoins des perspectives d'améliorations. La fabrication des photocathodes a été menée à terme grâce à la mise au point de trois nouveaux procédés technologiques : une passivation des photodiodes InP-InGaAs-InP par une bi-couche de Slice/Nitrure de Silicium empêchant toute gravure ionique du substrat pendant la croissance des nanotubes. une technique de croissance de nanotubes de carbone à basse température (550 °C-600 °C) limitant la diffusion des dopants dans les matériaux semiconducteurs de type III-V. un recuit LASER des nanotubes de carbone améliorant leur qualité cristalline et diminuant leur résistivité. Enfin, les caractérisations du courant en fonction de la tension et les mesures fréquentielles des échantillons ont confirmé les résultats annoncés par la théorie. Une modulation du faisceau électronique contrôlée par voie optique a pu être mesurée jusqu'à 1.1 GHz, même si la fréquence de coupure actuelle se limite à 400 MHz. La réalisation des photocatodes a ainsi pu être démontrée. De surcroît, les résultats prometteurs aux vues des perspectives d'évolutions, permettent d'envisager une intégration proche des photocathodes dans un tube à ondes progressives.

A new low power, wideband wireless transmitter able to convert any RF signal into a constant envelope signal enabling the use of a nonlinear and efficient power amplifier is presented. In the transmitter architecture, two normalized phase signals and the envelope are separated and processed separately. A 1-bit 2nd order SD modulator codes the envelope. Quantization noise is attenuated by a S&H interpolator introducing notches at multiples of the sampling frequency. Phase and Envelope signals are recombined and upconverted directly to radio frequencies using a novel full-digital, wideband quadrature modulator. This mixer takes advantage of the 1-bit SD output. As both LOs and envelope signals are represented by two-level signals, the product of these signals (XOR function) leads to a two-level signal, which can be used as command signal in the multiplexors. Phase signals or theirs complements that are generated by a simple Inversion Block are passed through this multiplexor at the rate of driving signals. This enables to implement a high frequency, wideband mixer instead of a more complex three-input modulator. This IQ mixer is very simple to implementate as it uses only CMOS logic gates. The generation of the quadrature clock signals in the mixer is obtained by carefully design of two paths to avoid mismatch to assure an error less than 1º (only demonstrated in simulation) and the use of SR flipflops to generate correctly the complementary signal prior to the divide-by-two circuit. Two asynchronous 9-bit DACs eliminate the 10-bit high-speed digital adder at the output of the IQ modulator and the 10-bit DAC before the PA, saving power and relaxing adder design constraints. Each DAC is divided into two full binary-weighted DACs of 4 and 5 bits. This topology enables to reduce the size ratios between the most and least significant bits related to a classic 9-bit binary-weighted structure (16 instead of 256). To test the speed and the gain control of the standalone DAC over 45 dB, a prototype DAC is designed in 0.13 ;m BiCMOS technology from STMicroelectronics together with a 1.4 GHz 9-bit CMOS ROM-less direct digital frequency synthesizer (DDFS). Over the output power range, measurements show a SFDR>25 dB with a power dissipation of 25 mW at the maximum differential output power of -3 dBm (RL=50 @). The whole transmitter is designed and implemented and a prototype transmitter is built in 0.13 μm BiCMOS STMicroelectronics process. This low cost single chip digital radio transmitter demonstrates a data rate of 1.8 GHz. The image level is measured to be -12 dBc at this sampling frequency. Dynamic range in the transmitter is 35 dB for sampling frequencies lower than 800 MHz and 25 dB for higher sampling frequencies up to 1.8 GHz. For a two-tone signal, the maximum single-ended output power is -31dBm for each tone and the power dissipation is about 35 mW. This architecture enables flexible and software-defined transmitter. Sampling frequency in the SD coder can be varied to adapt to different communications standards in terms of in-band and outof-band noise requirements and variable LO frequencies can be used. Moreover, the transmitter can adapt dynamically the output power to the power amplifier depending of the required transmitted power at the output of the PA. The transmitter has demonstrated its potential for use as a universal transmitter for applications targeting any frequency band and modulation schema up to 900 MHz (carrier frequency) and occupies a die area of 300x320 ;m2. The generated differential signal can be easily amplified by a switched-mode Power Amplifier (PA) in an efficient way because it presents constant-envelope and the PA can work in the saturation zone, which represents its optimal operation point.

Le projet de thèse porte sur l'oscillateur harmonique; l'oscillateur dépend du signal de fréquence fondamentale à 25 GHz, qui est amplifié à l'aide d'un LNA et d'un amplificateur de puissance afin de générer un troisième signal harmonique à 75 GHz en sortie et de faire une contre-réaction du signal fondamental afin d'assurer la continuité de l'oscillation. Un diplexeur est utilisé pour séparer les deux fréquences à l’étage de sortie, en tenant compte de l’amélioration de la puissance de sortie, du bruit de phase et de l’efficacité de puissance ajoutée PAE à la fréquence candidate de l’application 5G. La technologie de transistor choisie est le FDSOI 28 nm de STMicroelectronics. / The PhD project is about harmonic oscillator; the oscillator depends on the fundamental frequency signal at 25 GHz which is amplified using an LNA and power amplifier in order to generate third harmonic signal at 75 GHz at the output, and feedback the fundamental signal to ensure the continuity of the oscillation. A diplexer is used to separate between both frequencies at the output stage, taking in consideration the improvement of the output power, phase noise, and the power added efficiency PAE at the candidate frequency of 5G application. The transistor technology chosen is the 28nm FDSOI from the STMicroelectronics.

Ces dernières années, le développement durable, notamment le contrôle de la consommation de nos appareils électriques, est devenu un enjeu majeur de notre société. L'essor de la domotique associé à cette problématique implique la nécessité d'optimiser le bilan énergétique de chaque dispositif électrique. L'objectif de cette thèse est la réalisation d'un amplificateur faible bruit (LNA) qui propose deux modes de fonctionnement suivant la qualité du signal reçu: un mode haute performance et un mode basse consommation.Afin de satisfaire la problématique liée aux systèmes multistandard, l'architecture sélectionnée pour l'amplificateur faible bruit est la topologie distribuée. En effet, elle est connue pour ses performances en terme de bande passante et permet un gain en puissance accordable. Une méthode de conception est proposée, basée sur la technologie GaAs de la fonderie TriQuint Semiconducteur Texas. Les mesures réalisées sur le LNA dans sa configuration haute performance se situe au niveau de l'état de l'art. Pour le mode basse consommation, on obtient de bonnes performances tout en réduisant sa consommation de 91%.Enfin, une stratégie de reconfiguration innovante est proposée basée sur l'intégration de notre LNA dans un récepteur homodyne. Elle permet de réduire de manière significative la consommation du récepteur, dans le cas où la puissance reçue permet un fonctionnement en mode basse consommation (contraintes sur le Bit Error Rate (BER) vérifiées). En considérant chaque puissance reçue de manière équiprobable, notre récepteur reconfigurable a une consommation réduite de 77% par rapport à un récepteur classique qui possède un seul mode de fonctionnement (mode haute performance). / In recent years, the sustainable development, especially the control of the electrical appliances' consumption, has became a major issue in our society. The optimisation of each electrical devices' energy is needed to reduce the consumption of home appliances. The objective of this thesis is the realization of a low noise amplifier (LNA) that offers two modes of operation depending on the quality of the received signal: a high performance mode and a low consumption mode.In order to meet the problem related to multistandard systems, the distributed architecture is selected for low noise amplifier. Indeed, it is known for its wide bandwidth and tunable power gain. A design method is proposed, which is based on GaAs technology of TriQuint Semiconductor Texas foundry. The LNA's high performance mode measurement results is at the level of the state of the art. For the low consumption mode, LNA shows good performance while reducing power consumption by 91%.Finally, an innovative reconfiguration strategy is defined. It's applied to a homodyne receiver based on the integration of our LNA. It reduces significantely the receiver's consumption in case where the received power allows the receiver operates in low power mode (constraint of the Bit Error Rate (BER) is verified). Considering each received power is equiprobable, our reconfigurable receiver saves consumption by 77% compared to a conventional receiver that has a single mode (high performance mode).