Les travaux relatifs à cette thèse sont menés dans le cadre de la conception des systèmes sur puce (SoC) en considérant conjointement 2 axes de progrès : la réutilisation de blocs préconçus et la synthèse de haut niveau.<br />Le concept de composant virtuel de niveau comportemental, proposé par le LESTER, autorise une grande flexibilité et une bonne adéquation entre algorithme et architecture. Ce type de composant est spécifié sous forme algorithmique et est destiné à être synthétisé par des outils de synthèse de haut niveau. Nos travaux s'intègrent dans ce contexte et adressent plus spécifiquement la prise en considération des contraintes imposées par les applications de Traitement du Signal et de l'Image (TDSI) dans le processus de synthèse de haut niveau.<br />Comme dans tout processus devant s'exécuter en « temps réel », les indéterminismes contenus dans la spécification algorithmique (exécutions dépendantes du contexte ou des données) posent des problèmes théoriques de modélisation mais également d'exécution. Le modèle de représentation utilisé pour modéliser l'ensemble des traitements à effectuer peut restreindre les primitives algorithmiques acceptées dans la description comportementale. De son coté, l'outil de synthèse employé doit permettre la prise en compte de l'ensemble des contraintes d'intégration du concepteur et y apporter une réponse adaptée.<br />Nous adressons dans ce mémoire cette problématique en considérant plus particulièrement le modèle de spécification, le modèle architectural et les transformations qui permettent d'automatiser la synthèse de haut niveau.

Aujourd'hui, les consommations de puissance et d'énergie sont devenues des contraintes incontournables lors de la conception d'un système, au même titre que le temps ou la surface. En effet, les applications modernes utilisent de plus en plus de ressources de calcul et de mémoires ce qui entraîne une augmentation significative de leur consommation (multiplication 4 tous les 3 ans). De plus, comme la place du logiciel embarqué devient prépondérante dans les systèmes temps réel, l'optimisation de code a un impact important sur la maîtrise de la consommation. Cependant, mesurer l'impact des optimisations réalisées nécessite l'utilisation d'outils d'estimation rapides, précis et ayant un point d'entrée à haut niveau (par exemple le code C). Un tel point d'entrée permet au concepteur de déterminer la cible la mieux adaptée sans avoir à acquérir les différents outils de développement constructeurs.<br /><br />Plusieurs équipes de recherche ont déjà développé des méthodes d'estimation de la consommation pour processeur. La plupart d'entre elles sont des méthodes au niveau instructions (Instruction Level Power Analysis). Dans cette méthode, la consommation de chacune des instructions est mesurée ainsi que la consommation inter-instructions (passage d'une instruction à une autre) afin de développer le modèle global de consommation de la cible. Le principal inconvénient de ces méthodes est le temps d'obtention du modèle de puissance pour les architectures complexes (VLIW ou super scalaire). En effet, pour une architecture VLIW, le modèle ILPA requiert N2k mesures où N représente le nombre d'instructions du jeu et k le nombre d'instructions pouvant être exécutées en parallèle. En conséquence, le temps de modélisation de telles architectures devient, par cette méthode, prohibitif. De plus, la prise en compte de l'environnement extérieur est problématique (défauts de cache, ruptures de pipeline). Pour les architectures actuelles, il faut donc développer une nouvelle approche permettant de réduire le temps d'obtention du modèle tout en conservant une précision acceptable. La réduction du temps de modélisation ne peut se faire que par l'élévation du niveau d'abstraction.<br />Nous proposons dans cette thèse une nouvelle approche basée sur une analyse fonctionnelle et architecturale de la cible d'un point de vue de la consommation (Functional Level Power Analysis). Notre méthodologie est constituée de deux étapes : une étape de modélisation et une étape d'estimation.