Global ETD Search

1	Le test des PLAs optimisés topologiquement Fernandes, A.-O. 09 September 1988 (has links) (PDF) Dans ce travail, l'auteur a effectué une étude complète de la testabilité des Pla et a proposé, pour les trois classes de test (hors ligne, en ligne et unifie) des schémas de test dont la compatibilité avec les Plas optimisés a été étudiée PLA circuit autotestable circuits autocontrôlables test en ligne test hors ligne test unifié test test intégré
2	Conception de contrôleurs autotestables pour des hypothèses de pannes analytiques Schreiber Jansch, Ingrid Eleonora 14 January 1985 (has links) (PDF) Contrôleurs utilisés dans les systèmes autotestables pour le test des sorties combinatoires ou séquentielles. Conception des contrôleurs NMOS à partir de l'assemblage des cellules, des règles de conception pour celle-ci, et des hypothèses de pannes pouvant survenir. Les considérations pratiques sont basées sur des hypothèses de pannes analytiques Panne Circuit logique Technologie NMOS Circuit combinatoire Conception circuit Fiabilité Code Contrôleur Circuit autotestable Circuit Code disjoint Circuit sûr à fautes