En los últimos años, con el surgimiento de sistemas multimedia se ha vuelto popular la incorporación de cámaras con proce-samiento en el mismo chip, en productos de consumo como cámaras de video, cámaras fotográficas, teléfonos celulares, reproductores multimedia, etc. En esta tesis se presenta el analisis de una arquitecturas que permite crear una "cámara inteligente" que incorpora la capacidad de procesar las imá-genes que adquiere utilizando un procesamiento paralelo distribuido sobre el plano focal. El funcionamiento se basa en una estructura del tipo CNN simplicial, donde cada celda opera en función de su información y la de celdas vecinas. Cada celda implementa una ecuación discreta de evolución de estado, basada en una función lineal por tramos multidimen-sional. Las celdas se programan a través de una única memo-ria que se dispone en la periferia del integrado, y el cálculo se realiza con señales codificadas en tiempo, lo cual permite una realización muy eficiente desde el punto de vista del área ocupada por cada celda. Se presentan dos circuitos integrados diseñados bajo estos principios. Se han fabricado dos circui-tos integrados, el primero en una tecnología CMOS estándar de 90nm que contiene un arreglo de 64 x 64 celdas. El segundo se diseñó en una tecnología 3D de dos pisos de 0; 13pm y contiene un arreglo de 48 x 32 celdas. / In recent years, with the emergence of Multimedia systems cameras with onchip processing has become popular, in consumer products like video cameras, cell phones, media players, etc. This thesis presents the analysis of an archi-tecture of a "smart" camera that has the ability of acquire and to process images using a parallel processing. This chip works based on a simplicial cnn structure, where each cell operates according to the neighborhood information. Each cell implements a discrete state equation, based on a multidimen-sional piecewise linear function. The cells are programmed with memory on the periphery of the integrated, and the calculation is performed with time coded signals, which allows very eficient realization in terms of area. Two integrated circuits are presented here, designed under these principles. The first is 64 times 64 array fabricated on a 90nm CMOS technology. The second was designed in a 3D 0;13 mum technology and contains an array of 48 times 32cells.

Submitted by Hiolanda Rêgo (hiolandar@gmail.com) on 2013-08-14T20:32:07Z No. of bitstreams: 1 Dissertação_ICS_ Luciana Bastianelli Knop.pdf: 1536859 bytes, checksum: 7cfedb077faecccffed02fda3ab313f1 (MD5) / Made available in DSpace on 2013-08-14T20:32:07Z (GMT). No. of bitstreams: 1 Dissertação_ICS_ Luciana Bastianelli Knop.pdf: 1536859 bytes, checksum: 7cfedb077faecccffed02fda3ab313f1 (MD5) / O avanço tecnológico das últimas décadas nas técnicas dos imunodiagnósticos permitiu o desenvolvimento de métodos capazes de detectar o complexo antígeno-anticorpo com elevada eficiência e confiabilidade. Contudo, essas ténicas ainda não alcançaram um patamar de baixo custo, fácil manuseio, de resultado imediato para amostras múltiplas e de pessoal sem qualificação técnica para a aplicação dos testes. A Precision Photonic Corporation (PPC), juntamente com a mBio Inc. e em parceria com a Universidade de San Diego (UCSD), EUA, criaram um leitor de circuito integrado (Biochip Reader), baseado em arranjos multiplex para a detecção de multimarcadores biológicos a um só tempo, com a utilização de sistemas ópticos de baixo custo e fluorescência, rápido e de fácil manuseio. O objetivo deste estudo piloto, realizado na Bahia, em parceria com a Universidade Federal da Bahia (UFBA), foi o de avaliar a operacionalidade do sistema de leitor de circuito integrado (Biochip Reader), dos protocolos encaminhados e dos resultados dos testes multiplex para detecção de anticorpos contra HIV e HCV. Foram testadas 65 amostras que apresentaram uma sensibilidade e especificidade de 100% quando comparadas com os resultados realizados por ELISA para HIV e HCV. Apesar disto, a análise sobre a operacionalidade do sistema, dos protocolos e dos resultados obtidos na Bahia apresentaram instabilidade das lâminas devido à suceptibilidade excessiva à umidade, formação de cristais e resíduos de trealose, excesso de etapas e manipulação das lâminas, e levarem a alterações dos protocolos. Portanto, apesar da similaridade dos resultados encontrados nos testes deste estudo-piloto quaondo comparado com os testes realizados por ELISA nos pacientes testados, o protótipo necessita de aprimoramento tecnológico, ampliação dos biomarcadores e mais experimentos de validação, a fim de que o sistema de biochip como uma ferramenta eficaz para o diagnóstico de doenças infecciosas seja inserido no mercado. / Salvador

Submitted by Almir Azevedo (barbio1313@gmail.com) on 2017-08-07T17:26:37Z No. of bitstreams: 1 FABIO DE LACERDA D.pdf: 4651972 bytes, checksum: 40eb0d71a79f39e524da9bb7fc917c63 (MD5) / Made available in DSpace on 2017-08-07T17:26:37Z (GMT). No. of bitstreams: 1 FABIO DE LACERDA D.pdf: 4651972 bytes, checksum: 40eb0d71a79f39e524da9bb7fc917c63 (MD5) Previous issue date: 2017-03 / Este trabalho trata da realização de um circuito integrado analógico para a conversão de sinais com modulação em amplitude de banda dupla (Double Sideband ou DSB) para modulação de banda simples (Single Sideband ou SSB). Implementado por circuitos de tempo discreto a capacitores chaveados, utiliza-se de um filtro com resposta infinita ao impulso (Infinite Input Response ou IIR) para compor um transformador de Hilbert como alternativa a implementações digitais, que se aproveitam da grande capacidade de processamento paralelo dos circuitos digitais para a obtenção do transformador de Hilbert por meio de filtros com resposta finita ao impulso (Finite Impulse Response ou FIR) de ordem elevada. Fabricado em tecnologia CMOS de 180 nm com capacitores do tipo metal-metal (MiM), a adoção de filtros estruturalmente passa-tudo reduz significativamente a sensibilidade do conversor ao descasamento de capacitores. Para alimentação de 1,8 V e sinais diferenciais de até 1 V, resultados experimentais mostram que o conversor atinge taxa de rejeição de imagem (Image Rejection Ratio ou IRR) maior que 39,5 dB para modulação Lower Sideband (LSB) e 38,0 dB para modulação Upper Sideband (USB) para sinais de entrada na faixa de 25% a 75% da frequência da portadora, valores estes superiores a propostas analógicas anteriores e comparáveis a propostas digitais do estado da arte em circuitos integrados. Com área de silício de 1,09 mm2, o conversor consome apenas 17,7 mW para frequência de amostragem de 1 MHz enquanto sua IRR apresentou desvio padrão de apenas 0,5 dB dentre 20 amostras avaliadas. / The realization of an analog integrated circuit for conversion of Double-Sideband (DSB) amplitude-modulated signals into Single-Sideband (SSB) is presented. Implemented by discrete-time switched-capacitor circuits, it adopts an Infinite Impulse Response (IIR) filter to realize a Hilbert transformer as alternative to digital implementations which take advantage of high processing capacity from parallel digital circuits to obtain the Hilbert transformer by means of high-order Finite Impulse Response (FIR) filters. Fabricated in a 180 nm CMOS technology with metal-metal (MiM) capacitors, the use of structurally all-pass filters greatly reduces the converter’s sensitivity to capacitor mismatch. For 1.8 V power supply and 1 V differential input/output signals, experimental results show the converter achieves Image Rejection Ratio (IRR) greater than 39.5 dB for Lower-Sideband (LSB) modulation and 38.0 dB for Upper-Sideband (USB) modulation for input signals ranging from 25% to 75% of the carrier frequency. These figures are higher than previous analog circuit proposals and comparable to digital implementations of state-of-the-art integrated circuits. Its silicon area is 1.09 mm2 and the converter consumes only 17.7 mW for 1 MHz sampling frequency while its IRR presents standard deviation of only 0.5 dB among 20 chip samples.

Submitted by Marcele Costal de Castro (costalcastro@gmail.com) on 2017-09-11T18:04:32Z No. of bitstreams: 1 FABIO DE LACERDA D.pdf: 4651972 bytes, checksum: 40eb0d71a79f39e524da9bb7fc917c63 (MD5) / Made available in DSpace on 2017-09-11T18:04:32Z (GMT). No. of bitstreams: 1 FABIO DE LACERDA D.pdf: 4651972 bytes, checksum: 40eb0d71a79f39e524da9bb7fc917c63 (MD5) Previous issue date: 2017-03 / Este trabalho trata da realização de um circuito integrado analógico para a conversão de sinais com modulação em amplitude de banda dupla (Double Sideband ou DSB) para modulação de banda simples (Single Sideband ou SSB). Implementado por circuitos de tempo discreto a capacitores chaveados, utiliza-se de um filtro com resposta infinita ao impulso (Infinite Input Response ou IIR) para compor um transformador de Hilbert como alternativa a implementações digitais, que se aproveitam da grande capacidade de processamento paralelo dos circuitos digitais para a obtenção do transformador de Hilbert por meio de filtros com resposta finita ao impulso (Finite Impulse Response ou FIR) de ordem elevada. Fabricado em tecnologia CMOS de 180 nm com capacitores do tipo metal-metal (MiM), a adoção de filtros estruturalmente passa-tudo reduz significativamente a sensibilidade do conversor ao descasamento de capacitores. Para alimentação de 1,8 V e sinais diferenciais de até 1 V, resultados experimentais mostram que o conversor atinge taxa de rejeição de imagem (Image Rejection Ratio ou IRR) maior que 39,5 dB para modulação Lower Sideband (LSB) e 38,0 dB para modulação Upper Sideband (USB) para sinais de entrada na faixa de 25% a 75% da frequência da portadora, valores estes superiores a propostas analógicas anteriores e comparáveis a propostas digitais do estado da arte em circuitos integrados. Com área de silício de 1,09 mm2, o conversor consome apenas 17,7 mW para frequência de amostragem de 1 MHz enquanto sua IRR apresentou desvio padrão de apenas 0,5 dB dentre 20 amostras avaliadas. / The realization of an analog integrated circuit for conversion of Double-Sideband (DSB) amplitude-modulated signals into Single-Sideband (SSB) is presented. Implemented by discrete-time switched-capacitor circuits, it adopts an Infinite Impulse Response (IIR) filter to realize a Hilbert transformer as alternative to digital implementations which take advantage of high processing capacity from parallel digital circuits to obtain the Hilbert transformer by means of high-order Finite Impulse Response (FIR) filters. Fabricated in a 180 nm CMOS technology with metal-metal (MiM) capacitors, the use of structurally all-pass filters greatly reduces the converter’s sensitivity to capacitor mismatch. For 1.8 V power supply and 1 V differential input/output signals, experimental results show the converter achieves Image Rejection Ratio (IRR) greater than 39.5 dB for Lower-Sideband (LSB) modulation and 38.0 dB for Upper-Sideband (USB) modulation for input signals ranging from 25% to 75% of the carrier frequency. These figures are higher than previous analog circuit proposals and comparable to digital implementations of state-of-the-art integrated circuits. Its silicon area is 1.09 mm2 and the converter consumes only 17.7 mW for 1 MHz sampling frequency while its IRR presents standard deviation of only 0.5 dB among 20 chip samples.

Orientador: Prof. Dr. Carlos Eduardo Capovilla / Dissertação (mestrado) - Universidade Federal do ABC, Programa de Pós-Graduação em Engenharia Elétrica, 2015. / Este trabalho tem como escopo o projeto e implementação de indutores ativos integrados em tecnologia CMOS para operação em circuitos integrados de r'adio frequência. Tais sistemas demandam por indutores passivos integrados, sendo que estes geralmente apresentam baixa indutância, baixo fator de qualidade, e tamanhos relativamente grandes. Estes fatores são limitantes no projeto de circuitos integrados. Como alternativa, indutores ativos integrados têm sido propostos, com o uso de circuitos que emulam o efeito do indutor passivo convencional. Estes circuitos apresentam menor dimens¿ao, possibilidade de ajustes no valor da indut¿ancia, da frequ¿encia de opera¸c¿ao, do fator de qualidade, ao custo de consumo de pot¿encia DC e um relativo aumento no ru'ýdo total do sistema. Al'em de um profundo estudo, quatro topologias distintas de indutores ativos integrados foram abordadas e projetadas, em seguida foi projetado um VCO aplicando dois indutores ativos como ressonadores. Uma an'alise a n'ývel de projeto utilizando a t'ecnica de-embedding 'e aplicada no projeto de um indutor ativo. Os modelos dos componentes utilizados s¿ao baseados na biblioteca CMOS em alta frequ¿encia da foundry austr'ýaca AMS. / This study aimed to design and implement integrated active inductors in CMOS technology for operation in integrated radio frequency circuits. These systems demand for integrated passive inductors, and these usually have low inductance, low quality factor, and relatively large sizes. These factors are limiting in integrated circuit design. As an alternative integrated active inductors have been proposed, with the use of circuits that emulate the effect of conventional passive inductor. These circuits have smaller, the possibility for tuning the inductance value, the operation frequency, quality factor, at the cost of DC power consumption and a relative increase in total system noise. In addition to a thorough study, four different topologies ofintegrated active inductors were approached and designed, then was design a VCO applying two active inductors as resonators. An examination at the design level using the de-embedding technique is applied in the design of an active inductor. The models of the components used are based on CMOS library at high frequency of the Austrian foundry AMS.

Orientador: Prof. Dr. Carlos Eduardo Capovilla / Dissertação (mestrado) - Universidade Federal do ABC, Programa de Pós-Graduação em Engenharia Elétrica, 2017.

Made available in DSpace on 2015-05-14T12:36:39Z (GMT). No. of bitstreams: 1 arquivototal.pdf: 1849104 bytes, checksum: 222c0377ddf502eb4a6c7fd2f658bdb1 (MD5) Previous issue date: 2013-01-31 / Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - CAPES / This work addresses data encryption using Rijndael symmetric key encryption algorithm , which is used in Advanced Encryption Standard - AES. AES has massively widespread in computing, communications, and broadcast media applications, due to its robustness. By intensively using of all flavors and sizes of devices and networks, the AES has become the standard at the time of implementation and deployment of these applications when the major requirement, in addition to performance, is security, i.e. virtually all of those applications nowadays. In systems equipped with modern processors, even those on small devices, it is common to find some that perform the encryption and decryption procedures in software. With the "explosive" spread of addition of security layers in almost everything that is processed inside and outside of the devices, even on systems equipped with powerful computing resources, the possibility of performing these layers on (small) additional hardware resources, developed with specific purpose, has become attractive. This dissertation presents a study of the theoretical foundations involving AES, some architectures and implementations based on it and documented in the recent technical and scientific literature, as well as the methodologies and requirements for the development of its hardware implementation, in particular, focusing on mobile systems, where performance has to be achieved in low power consumption and small area scenarios. Reference models have been developed and functionally validated in high-level languages for each hierarchical architectural level compiled from the mentioned study. As a proof of concept, this work consisted in undertaking a project of an intellectual property of digital integrated circuit core (IP core) for the encryption/decryption procedures of AES, starting from the pseudocode level of the algorithms and going to the level of a digital integrated circuit core. Among the solutions studied from recent literature, modules and operations that could be replicated and/or reused were identified. A microarchitecture for the full AES was implemented hierarchically to the core level with standard cells placed and routed. The work also offers three implementation options for the block identified as the most complex: the S-Box. Results of performance and area were then presented and compared with those of literature. / Este trabalho aborda a criptografia de dados com chave simétrica com uso do algoritmo de criptografia Rijndael, que é utilizado no Advanced Encryption Standard - AES. Devido a sua robustez, tem se tornado massivamente difundido em aplicações computacionais, comunicação e de difusão de media. Abrangendo todos os tamanhos e sabores de dispositivos de rede, o AES tem sido o padrão na hora da implementação e disponibilização dessas aplicações quando o requisito principal, além do desempenho, é a segurança, ou seja, praticamente todas as aplicações digitais nos dias de hoje. Em sistemas de processamento dotados dos modernos processadores, mesmo os de pequeno porte, é comum encontrar sistemas que executam os procedimentos de criptografia e decriptografia em software. Com a proliferação "explosiva" da adição de camadas de segurança em quase tudo que é processado dentro e fora dos dispositivos, mesmo em sistemas dotados de poderosos recursos computacionais, tem se tornado atrativa a possibilidade de executar essas camadas em (pequenos) recursos adicionais de hardware, desenvolvidos com finalidade específica. Nesta dissertação, foram estudados os fundamentos teóricos, envolvendo o AES, arquiteturas e implementações documentadas na literatura técnica e científica recente, bem como as metodologias e requisitos específicos para fins de desenvolvimento de sua implementação em hardware, focando, em especial, os sistemas móveis, onde desempenho tem que ser conseguido com baixo consumo de energia e pouca área. Foram desenvolvidos e validados funcionalmente modelos de referência em linguagem de alto nível para cada nível de hierarquia arquitetural compilado do referido estudo. Como prova de conceito, este trabalho consistiu em realizar o projeto de uma propriedade intelectual de núcleo de circuito integrado IP-core, digital para realização dos procedimentos de criptografia/decriptografia do AES, partindo do nível do pseudocódigo dos algoritmos até o nível de um núcleo (core) de circuito integrado digital. Das soluções estudadas na literatura recente, foram identificados módulos e operações passíveis de serem replicadas/reusadas. Uma microarquitetura para o AES completo foi implementada hierarquicamente até o nível de núcleo com standard cells posicionado e roteado, contemplando ainda 3 opções de implementação para o bloco reconhecidamente o mais complexo: o S-Box. Resultados de desempenho e área foram apresentados e comparados.

Made available in DSpace on 2015-05-14T12:36:55Z (GMT). No. of bitstreams: 1 arquivototal.pdf: 2141642 bytes, checksum: c8c8d7a9c0ea40b4a1ad5f10de888b74 (MD5) Previous issue date: 2010-03-04 / Coordenação de Aperfeiçoamento de Pessoal de Nível Superior / In the Brazilian scenario, the development of hardware components through computational methodologies and tools, available at affordable costs to education and research centers have make it feasible to design blocks and integrated circuit modules up to intellectual property IP level, focusing strategic areas of industry, specially those dedicated to the components for the Brazilian Digital Television System (SBTVD). This work deals with the architectural proposal development and validation for the Transport Stream MPEG-2 TS Subsystem of SBTVD transport stream demultiplexer from its specification and high-level modeling to its technology mapping implementation. As specific results, the structural and functional requirements of Transport Stream Subsystem MPEG-2 TS are detailed, the development of a software model for the demultiplexer and of an environment containing MPEG-2 TS flows that can validate the compliance with the SBTVD specification of models, an RTL-level MPEG-2 TS demultiplexer IP conceptual proof implementation and validation and its prototyping with technology mapping for FPGA and an ASIC design kit , are also presented. / No cenário brasileiro, o desenvolvimento de componentes de hardware através de metodologias e ferramentas computacionais, disponibilizados a custos acessíveis a centros de ensino e pesquisa tornou factível a possibilidade de se projetar até o nível de propriedade intelectual IP, blocos e módulos de circuitos integrados para atender áreas estratégicas da indústria, em especial aquelas voltadas aos componentes de produtos aderentes ao Sistema Brasileiro de Televisão Digital (SBTVD). Este trabalho trata o desenvolvimento e validação de uma proposta arquitetural para o Subsistema de Fluxo de Transporte MPEG-2 TS demultiplexador de fluxo de transporte do SBTVD, desde sua especificação e modelagem em alto-nível, até sua implementação no nível de mapeamento tecnológico. Também estão apresentados resultados específicos como o detalhamento dos requisitos estruturais e funcionais do Subsistema de Fluxo de Transporte MPEG-2 TS, o desenvolvimento de um modelo em software para o demultiplexador e de um ambiente contendo fluxos MPEG-2 TS capazes de validar a conformidade dos modelos com a especificação do SBTVD, a implementação e validação de uma prova de conceito para um demultiplexador MPEG-2 TS no nível RTL e sua prototipagem com mapeamento tecnológico para FPGA e para um design kit de ASIC.

The Electrical Functional Stimulation (EFS) allows the direct connection between man and machine through electrical signals. The last years growth in EFS is possible because of the new technological resources that make it feasible. Restoring someone s vision or hearing, even parcially, is one among several contribution that EFS may contribute to human s well-being. However the interface between the electrical circuits and the tissue is sensitive to several factors. Among several effects that may damage the tissue and electrode in EFS we can find those caused by the electrical stimuli, this may harm the application. This work presents contributions regarding electrical circuits topologies for safety stimuli in EFS. It is essential to ensure proper electrical charge balance and a small residual voltage on the tissue-electrode interface. For each of these problems one proposal is presented, both share circuit blocks. The blocks to control intensity and polarity of stimuli are designed to avoid the integration of high voltage devices. The current mode stimuli is generated using an ultra-low power charge redistribution Digital to Analog Converter (DAC) for stimulus intensity definition. This DAC architecture even simplifies the feedback mechanism that is obtained directly from measurement circuit. The technic that uses only low voltage devices to measure electrodes current is presented, it is suitable to implement the charge balance control in an integrated circuit. This measurement technique is insensitive to capacitors mismatch and to the current measurement absolute ratio. That control is possible through the a simplified feedback path that joins the controller and the measurement in an efficient way acting directly in the DAC. The proposed residual voltage control technique requires only passive elements to be added to the circuit, that suggest a lower power consumption. The charge redistribution DAC keeps residual voltage information stored, in order to compensate it in next stimulation cycles. The stimulation cycle polarity is explored, alternated cathodic and anodic-first cycles are used in order to reduce the charge imbalance and residual voltage. Both proposals are presented and validated with electrical simulation, known metrics are used and the performance is equivalent to state-of-art in literature. / A estimulação elétrica funcional(EFS) faz a interface direta entre o homem e a máquina, por meio de sinais elétricos. A viabilidade advinda de novas tecnologias justifica o seu crescimento nos últimos anos. Restaurar a visão ou a audição, mesmo que parcialmente, são duas das inúmeras contribuições que pode proporcionar para o bem estar do ser humano. No entanto, a interface entre o circuito elétrico e o tecido é sensível a diversos fatores. Entre os diversos fenômenos que podem ocasionar danos ao tecido e ao eletrodo na interface de EFS estão os causados pelo estímulo elétrico usado, e isso pode inviabilizar a aplicação. Neste sentido, este trabalho apresenta contribuições relacionadas à topologia de circuitos para segurança na geração do estímulo em EFS. O correto balanceamento de carga elétrica e a diminuição da tensão residual, na interface entre o tecido e o eletrodo, são indispensáveis. Uma técnica é propostas para a solução de cada um desses problemas, ambas compartilham blocos de circuito comuns. O controle da intensidade e da polaridade de estimulação são concebidos para evitar a necessidade de dispositivos de alta tensão. A geração de estímulos em modo corrente utiliza um Conversor Digital para Analógico (DAC) do tipo redistribuição de carga de ultra baixo consumo de energia para o controle da intensidade dos pulsos. Esse conversor ainda simplifica a realimentação, que é derivada diretamente do circuito de medição. Como solução para viabilizar a implementação em circuito integrado de controle do desbalanço de carga, uma técnica de medição usando somente dispositivos de baixa tensão é apresentada. Essa técnica é tolerante ao descasamento entre capacitores utilizados e à variação no ganho do circuito de medição de corrente. O controle é possível por meio de um laço de realimentação simplificado, que une medição e controle de forma eficiente e atua direto no DAC. A técnica proposta para controle da tensão residual nos eletrodos requer somente adição de elementos passivos ao circuito, sugerindo a redução do consumo de energia. O DAC tipo redistribuição de carga é usado para armazenar a informação da tensão residual e a compensação no ciclo seguinte. A fase dos ciclos de estimulaçãotambém é explorada, ciclos com fases alternadas são usados visando redução no desbalanço de carga e tensão residual. As duas propostas são apresentadas e validadas por meio da simulação elétrica, métricas conhecidas são utilizadas e o desempenho observado é equivalente ao estado da arte.

Tesis por compendio / [ES] La Tomografía por Emisión de Positrones (PET) es una de las técnicas más importantes en la medicina de diagnóstico actual y la más representativa en el campo de la Imagen Molecular. Esta modalidad de imagen es capaz de producir información funcional única, que permite la visualización en detalle, cuantificación y conocimiento de una variedad de enfermedades y patologías. Áreas como la oncología, neurología o la cardiología, entre otras, se han beneficiado en gran medida de esta técnica. A pesar de que un elevado número de avances han ocurrido durante el desarrollo del PET, existen otros que son de gran interés para futuras investigaciones. Uno de los principales pilares actualmente en PET, tanto en investigación como en desarrollo, es la obtención de la información del tiempo de vuelo (TOF) de los rayos gamma detectados. Cuando esto ocurre, aumenta la sensibilidad efectiva del PET, mejorando la calidad señal-ruido de las imágenes. Sin embargo, la obtención precisa de la marca temporal de los rayos gamma es un reto que requiere, además de técnicas y métodos específicos, compromisos entre coste y rendimiento. Una de las características que siempre se ve afectada es la resolución espacial. Como discutiremos, la resolución espacial está directamente relacionada con el tipo de centellador y, por lo tanto, con el coste del sistema y su complejidad. En esta tesis, motivada por los conocidos beneficios en imagen clínica de una medida precisa del tiempo y de la posición de los rayos gamma, proponemos configuraciones de detectores TOF- PET novedosos capaces de proveer de ambas características. Sugerimos el uso de lo que se conoce como métodos de "light-sharing", tanto basado en cristales monolíticos como pixelados de tamaño diferente al del fotosensor. Estas propuestas hacen que la resolución espacial sea muy alta. Sin embargo, sus capacidades temporales han sido muy poco abordadas hasta ahora. En esta tesis, a través de varios artículos revisados, pretendemos mostrar los retos encontrados en esta dirección, proponer determinadas configuraciones y, además, indagar en los límites temporales de éstas. Hemos puesto un gran énfasis en estudiar y analizar las distribuciones de la luz centellante, así como su impacto en la determinación temporal. Hasta nuestro conocimiento, este es el primer trabajo en el que se estudia la relación de la determinación temporal y la distribución de luz de centelleo, en particular usando SiPM analógicos y ASICs. Esperamos que esta tesis motive y permita otros muchos trabajos orientados en nuevos diseños, útiles para instrumentación PET, así como referencia para otros trabajos. Esta tesis esta organizada como se describe a continuación. Hay una introducción compuesta por tres capítulos donde se resumen los conocimientos sobre imagen PET, y especialmente aquellos relacionados con la técnica TOF-PET. Algunos trabajos recientes, pero aún no publicados se muestran también, con el objetivo de corroborar ciertas ideas. En la segunda parte se incluyen las cuatro contribuciones que el candidato sugiere para el compendio de artículos. / [CA] La Tomografia per Emissió de Positrons (PET) és una de les tècniques més importants en la medicina de diagnòstic actual i la més representativa en el camp de la Imatge Molecular. Esta modalitat d'imatge és capaç de produir informació funcional única, que permet la visualització en detall, quantificació i coneixement d'una varietat de malalties i patologies. Àrees com l'oncologia, neurologia o la cardiologia, entre altres, s'han beneficiat en gran manera d'aquesta tècnica. Tot i que un elevat nombre d'avanços han ocorregut durant el desenvolupament del PET, hi ha altres que són de gran interés per a futures investigacions. Un dels principals pilars actuals en PET, tant en investigació com en desenvolupament, és l'obtenció de la informació del temps de vol (TOF en anglès) dels raigs gamma detectats. Quan açò ocorre, augmenta la sensibilitat efectiva del PET, millorant la qualitat senyal-soroll de les imatges. No obstant això, l'obtenció precisa de la marca temporal dels raigs gamma és un repte que requerix, a més de tècniques i mètodes específics, compromisos entre cost i rendiment. Una de les característiques que sempre es veu afectada és la resolució espacial. Com discutirem, la resolució espacial està directament relacionada amb el tipus de centellador, i per tant, amb el cost del sistema i la seua complexitat. En aquesta tesi, motivada pels coneguts beneficis en imatge clínica d'una mesura precisa del temps i de la posició dels raigs gamma, proposem nouves configuracions de detectors TOF-PET capaços de proveir d'ambduess característiques. Suggerim l'ús del que es coneix com a mètodes de "light-sharing", tant basat en cristalls monolítics com pixelats de diferent tamany del fotosensor. Aquestes propostes fan que la resolució espacial siga molt alta. No obstant això, les seues capacitats temporals han sigut molt poc abordades fins ara. En aquesta tesi, a través de diversos articles revisats, pretenem mostrar els reptes trobats en aquesta direcció, proposar determinades configuracions i, a més, indagar en els límits temporals d'aquestes. Hem posat un gran èmfasi a estudiar i analitzar les distribucions de la llum centellejant, així com el seu impacte en la determinació temporal. Fins al nostre coneixement, aquest és el primer treball en què s'estudia la relació de la determinació temporal i la distribució de llum de centelleig, en particular utilitzant SiPM analògics i ASICs. Esperem que aquesta tesi motive i permeta molts altres treballs orientats en nous dissenys, útils per a instrumentació PET, així com referència per a altres treballs. Aquesta tesi esta organitzada com es descriu a continuació. Hi ha una introducció composta per tres capítols on es resumeixen els coneixements sobre imatge PET i, especialmente, aquells relacionats amb la tècnica TOF-PET. Alguns treballs recents, però encara no publicats es mostren també, amb l'objectiu de corroborar certes idees. La segona part de la tesi conté els quatre articles revisats que el candidat suggereix. / [EN] Positron Emission Tomography (PET) is one of the greatest tools of modern diagnostic medicine and the most representative in the field of molecular imaging. This imaging modality, is capable of providing a unique type of functional information which permits a deep visualization, quantification and understanding of a variety of diseases and pathologies. Areas like oncology, neurology, or cardiology, among others, have been well benefited by this technique. Although numerous important advances have already been achieved in PET, some other individual aspects still seem to have a great potential for further investigation. One of the main trends in modern PET research and development, is based in the extrapolation of the Time- Of-Flight (TOF) information from the gamma-ray detectors. In such case, an increase in the effective sensitivity of PET is accomplished, resulting in an improved image signal-to-noise ratio. However, the direction towards a precise decoding of the photons time arrival is a challenging task that requires, besides specific approaches and techniques, tradeoffs between cost and performance. A performance characteristic very habitually compromised in TOF-PET detector configurations is the spatial resolution. As it will be discussed, this feature is directly related to the scintillation materials and types, and consequently, with system cost and complexity. In this thesis, motivated by the well-known benefits in clinical imaging of a precise time and spatial resolution, we propose novel TOF-PET detector configurations capable of inferring both characteristics. Our suggestions are based in light sharing approaches, either using monolithic detectors or crystal arrays with different pixel-to-photosensor sizes. These approaches, make it possible to reach a precise impact position determination. However, their TOF capabilities have not yet been explored in depth. In the present thesis, through a series of peer-reviewed publications we attempt to demonstrate the challenges encountered in these kinds of configurations, propose specific approaches improving their performance and eventually reveal their limits in terms of timing. High emphasis is given in analyzing and studying the scintillation light distributions and their impact to the timing determination. To the best of our knowledge, this is one of the first works in which such detailed study of the relation between light distribution and timing capabilities is carried out, especially when using analog SiPMs and ASICs. Hopefully, this thesis will motivate and enable many other novel design concepts, useful in PET instrumentation as well as it will serve as a helpful reference for similar attempts. The present PhD thesis is organized as follows. There is an introduction part composed by three detailed sections. We attempt to summarize here some of the knowledge related to PET imaging and especially with the technique of TOF-PET. Some very recent but still unpublished results are also presented and included in this part, aiming to support statements and theories. The second part of this thesis lists the four peer-reviewed papers that the candidate is including. / This project has received funding from the European Research Council (ERC) under the European Union’s Horizon 2020 research and innovation program (grant agreement No 695536). It has also been supported by the Spanish Ministerio de Economía, Industria y Competitividad under Grants No. FIS2014-62341-EXP and TEC2016-79884-C2-1-R. Efthymios Lamprou has also been supported by Generalitat Valenciana under grant agreement GRISOLIAP-2018-026. / Lamprou, E. (2021). Development and Performance Evaluation of High Resolution TOF-PET Detectors Suitable for Novel PET Scanners [Tesis doctoral]. Universitat Politècnica de València. https://doi.org/10.4995/Thesis/10251/162991 / TESIS / Compendio