La recherche de la sûreté de fonctionnement des systèmes complexes impose une démarche de conception rigoureuse. Les travaux de cette thèse s’inscrivent dans le cadre la modélisation formelle des systèmes de contrôle autonomes tolérants aux fautes. Le premier objectif a été de proposer une formalisation d’une architecture générique en couches fonctionnelles qui couvre toutes les activités essentielles du système de contrôle et qui intègre des mécanismes de sécurité. Le second objectif a été de fournir une méthode et des outils pour évaluer qualitativement les exigences de sécurité. Le cadre formel de modélisation et d’évaluation repose sur le formalisme Event-B. La modélisation Event-B proposée tire son originalité d’une prise en compte par raffinements successifs des échanges et des relations entre les couches de l’architecture étudiée. Par ailleurs, les exigences de sécurité sont spécifiées à l’aide d’invariants et de théorèmes. Le respect de ces exigences dépend de propriétés intrinsèques au système décrites sous forme d’axiomes. Les preuves que le principe d’architecture proposé satisfait bien les exigences de sécurité attendue ont été réalisées avec les outils de preuve de la plateforme Rodin. L’ensemble des propriétés fonctionnelles et des propriétés relatives aux mécanismes de tolérance aux fautes, ainsi modélisées en Event-B, renforce la pertinence de la modélisation adoptée pour une analyse de sécurité. Cette approche est par la suite mise en œuvre sur un cas d’étude d’un drone ONERA.

L'avènement de la VoIP (Voice over IP) a déclenché une période de profonds changements dans le marché des télécommunications. En particulier, dans le secteur de la téléphonie résidentielle, cette technologie s'est consolidée, rapidement et pour de nombreuses raisons, comme l'évolution de la téléphonie traditionnelle. Dès les tous débuts, et afin d'établir une base de compatibilité permettant l'interconnexion de plusieurs réseaux téléphoniques et la convergence entre les systèmes traditionnels analogiques et leur évolution numérique, l'industrie a demandé l'établissement de cadres normatifs. En réponse à ces besoins, plusieurs standards et protocoles, avec de successives modifications et corrections, ont été publiés dans une période relativement brève. Parmi les plus populaires, SIP (Session Initiation Protocol), un protocole de signalisation, et RTP (Real-Time Transport Protocol), un protocole de transport de flots temps réel, se démarquent et ils sont au coeur de la majorité des applications conçues actuellement. Bien que, aujourd'hui, SIP et RTP sont liés fortement à la téléphonie sur IP, leur portée et leurs possibilités sont beaucoup plus vastes, ce qui déclenche un grand intérêt et justifie l'effort mis dans la conception des implémentations plus performantes et orientées plus spécifiquement à divers serveurs mandataires UA (User Agent). Dans ce contexte, le but du présent projet de maîtrise est de concevoir des piles de protocoles SIP et RTP orientées vers des applications de téléphonie sur IP, dans un environnement embarqué. Des conditions additionnelles sont que les piles doivent être codées en langage C et s'appuyer sur le système d'exploitation en temps réel MicroC/OS-II. Afin de faciliter la portabilité, il doit se prévoir des couches d'abstraction du matériel et du système d'exploitation. Même si les applications ciblées pour le projet sont, principalement, celles de VoIP, la pile SIP doit viser d'autres domaines, notamment des applications de domotique et de contrôle à distance. Cette dernière condition impose, de façon indirecte, d'autres conditions sur la taille du code et la puissance de calcul demandée, car le matériel pour ces types d'applications est d'habitude plus simple et moins puissant que les ordinateurs qui sont souvent utilisés dans les applications professionnelles de communication. Ce mémoire, qui décrit le travail effectué, est organisé en deux parties. La première fait une introduction théorique à la téléphonie sur IP, et sert de fondement à la deuxième partie, où la mise en oeuvre des protocoles SIP et RTP est décrite en détail.L'accent a été mis sur les justifications des décisions prises pendant toute la conception afin d'aider à mieux comprendre la logique appliquée et de permettre sa reconsidération et analyse dans de futures itérations. Comme résultat des contraintes et limitations imposées dans le cadre de ce projet, les piles de protocoles conçues se sont révélées très compactes et performantes, ce que justifie pleinement la continuité du travail dans l'avenir.

AUTOSAR (AUTomotive Open System Architecture) est un standard industriel mondial créé en 2003 dans le but de standardiser le développement des architectures logicielles automobiles. Il fournit un ensemble de concepts et définit une méthodologie commune pour le développement des logiciels embarqués automobiles. Les principales caractéristiques de ce standard sont la modularité et la « configurabilité» de logiciels qui permettent la réutilisation fonctionnelle des modules logiciels fournis par des fournisseurs différents. Cependant,le développement d’une application embarquée AUTOSAR nécessite la configuration d’un grand nombre de paramètres liés principalement au grand nombre de composants logiciels (software component« SWC ») de l’application. Cette configuration commence par l’étape d’allocation des SWCs à la plateforme matérielle (calculateursconnectés par des réseaux), jusqu’à l’étape de configuration de chaque calculateur et du réseau de communication. Différentes alternatives sont possibles pendant ces étapes de configuration etc chaque décision de conception peut impacter les performances temporelles du système, d’où la nécessité d’automatiser ces étapes de configuration et de développer un outil d’évaluation d’architectures.Dans ce travail de thèse, nous introduisons une approche holistique d’optimisation afin de synthétiser l’architecture E/E d’un système embarqué AUTOSAR. Cette approche se base sur des méthodes métaheuristique et heuristique. La méthode métaheuristique (i.e. algorithme génétique) a le rôle de trouver les allocations les plus satisfaisantes des SWCs aux calculateurs. A chaque allocation proposée, deux méthodes heuristiques sont développées afin de résoudre le problème de la configuration des calculateurs (le nombre de tâches et ses priorités, allocation des runnables aux tâches, etc.) et des réseaux de communication (le nombre de messages et ses priorités, allocation des « data-elements » aux messages,etc.). Afin d’évaluer les performances de chaque allocation, nous proposons une nouvelle méthode d’analyse pour calculer le temps de réponse des tâches, des runnables, et de bout-en-bout de tâches/runnables. L’approche d’exploration architecturale proposée par cette thèse considère le modèle des applications périodiques et elle est évaluée à l’aide d’applications génériques et industrielles. / AUTOSAR (AUTomotive Open System ARchitecture) has been created by automotive manufacturers, suppliers and tools developers in order to establish an open industry standard for automotive E/E(Electrical/Electronic) architectures. AUTOSAR provides a set of concepts and defines a common methodology to develop automotive software platforms. The key features of this standard are modularity and configurability of automotive software; this allows functional reuse of software modules provided by different suppliers and guarantees interoperability of these modules through standardized interfaces. However, the development of an embedded application according to AUTOSAR necessitates configuring a lot of parameters related to the large number of Software Components (SWCs), their allocations to the hardware platform and then, the configurationof each Electronic Control Unit (ECU). Different alternatives are possible during the design of such systems. Each implementation decision may impact system performance and needs therefore to be evaluated and compared against performance constraints and optimization goals. In this thesis, we introduce a holistic optimization approach to synthesizearchitecture E/E of an embedded AUTOSAR system. This approach is based on heuristic and metaheuristic methods. The metaheuristics (e.g. genetic algorithm) has the role to find the most satisfactory allocations of SWCs to ECUs. Each allocation step, two heuristics are developed to solve the problem of the ECU configuration (the number of tasks and priorities, allocation of runnables to tasks, etc.) and networks configuration (the number of messagesand priorities, allocation of data-elements to messages, etc.). In order to evaluate the performance of each allocation, we propose a new analysis method to calculate the response time of tasks, runnables, and end-to-end paths. The architectural exploration approach proposed by this thesis considers the model for periodic applications and is evaluated using generic and industrial applications.

L’intégration récente des systèmes de communication numériques embarqués à bord des trains pour la gestion du trafic introduit de nouveaux problèmes de compatibilité électromagnétique dans le milieu ferroviaire, notamment, pour le système GSM-R « Global System for Mobile Communications - Railway» sur lequel se focalisent les travaux de la thèse. Ce système est un système numérique élaboré employant des protocoles de communication qui lui permettent de résister à certaines perturbations électromagnétiques. Ainsi, son immunité électromagnétique ne peut pas être étudiée selon les méthodes traditionnelles standardisées, puisqu’elles sont adaptées principalement à des systèmes analogiques. La thèse consiste à caractériser l’environnement EM ferroviaire d’une manière adaptée au contexte du système GSM-R. En effet, il faut préalablement connaitre les perturbations EM qu’il peut rencontrer à bord d’un train. Ainsi, nous avons exploité les méthodes fréquentielle et temporelle pour caractériser les perturbations EM que peut subir son signal utile sous des conditions normales d’opération. Les résultats obtenus ont montré que les perturbations EM transitoires qui apparaissent lors d’un mauvais contact entre la caténaire et le pantographe sont la source principale de perturbations EM pour le système GSM-R. Ainsi, nous avons étudié minutieusement leurs caractéristiques temporelles et d’amplitude à travers une étude statistique de chaque paramètre. Suite aux résultats obtenus, nous avons pu générer des signaux de test représentatifs de ce que peut voir le système GSM-R à bord d’un train avant d’exploiter ces signaux pour l’étude de l’immunité EM de ce système en laboratoire. / The management of the European railway traffic will be ensured by the use of train’s embedded communication systems, particularly the GSM-R (Global System for Mobile communications – Railways). This system is exposed to the EM interferences observed on board trains and its EM immunity has to be guaranteed. However, the immunity the GSM-R cannot be studied according to the current standardized methods mainly developed for the test of analog systems. The GSM-R is a digital communication system having the ability to stand to some EM interferences, and its immunity has to be performed according to new methodologies considering these particular characteristics.The aim of this work is to develop new methodologies to characterize the railway EM environment adapted to the context of the GSM-R communication system. Firstly, the frequency and temporal measurement methods have been used in order to characterize the EM interferences observed on the GSM-R antennas in railway environment. The obtained results have shown that the transient EM events taking place between the catenary and the pantograph are the main source of disturbances for the GSM-R system. In order to study the immunity of this system against transient EM disturbances, in the second part, we have characterized these transients in terms of time and amplitude parameters. In the following, a statistical study of each parameter has been performed, and we have developed signals for immunity tests statistically similar to the observed railway environment’s interferences. At the end, the test signals have been used in order to study the immunity of the GSM-R system in a laboratory context.

Au cours des dix dernières années, l’impact des questions de sécurité sur le développement et la mise en oeuvre des systèmes embarqués distribués n’a jamais cessé de croître. Ceci est principalement lié à l’interconnexion toujours plus importante de ces systèmes qui les rend vulnérables aux attaques, ainsi qu’à l’intérêt économique d’attaquer ces systèmes qui s’est simultanément accru. Dans un tel contexte, méthodologies et outils d’ingénierie des exigences de sécurité sont devenus indispensables pour prendre des décisions appropriées quant a` la sécurité, et ce le plus tôt possible. L’ingénierie des exigences devrait donc fournir une aide substantielle à l’explicitation et à la spécification des problèmes et solutions de sécurité des logiciels bien avant que concepteurs et développeurs ne soient engagés dans une implantation en particulier. Toutefois, et c’est particulièrement vrai dans les systèmes embarqués, les exigences de sécurité ne doivent pas être considérées seulement comme l’expression abstraite d’un ensemble de propriétés indépendamment de l’architecture système ou des menaces et des attaques qui pourraient y survenir. Nous estimons que cette considération est d’une importance capitale pour faire de l’ingénierie des exigences un guide et un moteur de la conception et de la mise en œuvre d’un système sécurisé. Notre approche s’appuie en particulier sur une approche centrée sur les connaissances de l’ingénierie des exigences de sécurité, applicable dès les premières phases de conception du système jusqu’à la mise en application des exigences de sécurité dans l’implantation. / During the last ten years, the impact of security concerns on the development and exploration of distributed embedded systems never ceased to grow. This is mainly related to the fact that these systems are increasingly interconnected and thus vulnerable to attacks, and that the economic interest in attacking them has simultane- ously increased. In such a context, requirement engineering methodologies and tools have become necessary to take appropriate decisions regarding security early on. Security requirements engineering should thus strongly support the elicitation and specifica- tion of software security issues and solutions well before designers and developers are committed to a particular implementation. However, and that is especially true in embedded systems, security requirements should not be considered only as the abstract expression of a set of properties independently from the system architecture or from the threats and attacks that may occur. We believe this consideration is of utmost importance for security requirements engineering to be the driving force behind the design and implementation of a secure system. We thus describe in this thesis a security engineering requirement methodology depending upon a constant dialog between the design of system functions, the requirements that are attached to them, the design and development of the system architecture, and the assessment of the threats to system assets. Our approach in particular relies on a knowledge-centric approach to security requirement engineering, applicable from the early phases of system conceptualization to the enforcement of security requirements.

Dans le domaine de l'aéronautique, les systèmes embarqués ont fait leur apparition durant les années 60, lorsque les équipements analogiques ont commencé à être remplacés par leurs équivalents numériques. Dès lors, l'engouement suscité par les progrès de l'informatique fut tel que de plus en plus de fonctionnali- tés ont été numérisées. L'accroissement permanent de la complexité des systèmes a conduit à la définition d'une architecture appelée Avionique Modulaire Intégrée (IMA pour Integrated Modular Avionics). Cette architecture se distingue des architectures antérieures, car elle est fondée sur des standards (ARINC 653 et ARINC 664 partie 7) permettant le partage des ressources de calcul et de communication entre les différentes fonctions avioniques. Ce type d'architecture est appliqué aussi bien dans le domaine civil avec le Boeing B777 et l'Airbus A380, que dans le domaine militaire avec le Rafale ou encore l'A400M. Pour des raisons de sûreté, le comportement temporel d'un système s'appuyant sur une architecture IMA doit être prévisible. Ce besoin se traduit par un ensemble d'exigences temps réel que doit satisfaire le système. Le problème exploré dans cette thèse concerne la vérification d'exigences temps réel dans les systèmes IMA. Ces exigences s'articulent autour de chaînes fonctionnelles, qui sont des séquences de fonctions. Une exigence spécifie alors une borne acceptable (minimale ou maximale) pour une propriété temporelle d'une ou plusieurs chaînes fonctionnelles. Nous avons identifié trois catégories d'exigences temps réel, que nous considérons pertinentes vis-à-vis des systèmes étudiés. Il s'agit des exigences de latence, de fraîcheur et de cohérence. Nous proposons une modélisation des systèmes IMA, et des exigences qu'ils doivent satisfaire, dans le formalisme du tagged signal model. Nous montrons alors comment, à partir de ce modèle, nous pouvons générer pour chaque exigence un programme linéaire mixte, c'est-à-dire contenant à la fois des variables entières et réelles, dont la solution optimale permet de vérifier la satisfaction de l'exigence.

Développer des analyseurs statiques nécessite une manipulation intensive de structures d'arbres et de graphes représentant le programme. La finalité de cette thèse est de proposer des constructions de langage dédiées au prototypage d'outils d'analyse et de transformation de programmes et inspirées de la réécriture de termes et de termes-graphes. L'originalité de notre approche est d'embarquer ces nouvelles constructions dans les langages généralistes sous la forme d'un langage dédié embarqué. Les travaux de cette thèse se fondent sur le langage Tom qui propose d'embarquer des constructions de réécriture dans des langages généralistes comme Java. La première contribution de cette thèse a été de formaliser les langages embarqués sous le concept de langage îlot. Ce formalisme a ainsi permis de certifier la compilation du langage Tom. Nos travaux sur l'analyse de Bytecode nous ont ensuite conduit à réfléchir à la représentation et la manipulation de graphes de flot de programmes et nous avons alors proposé des constructions de langage inspirées de la réécriture de termes-graphes. Une autre contribution de cette thèse est la conception d'un langage de stratégies adapté à l'expression de propriétés sur un programme. Associé au filtrage, ce langage permet d'exprimer de manière déclarative des analyses et des transformations sur des arbres ou des graphes. Enfin, l'ensemble des propositions de cette thèse a été intégré au langage Tom sous la forme de nouvelles constructions syntaxiques ou d'améliorations de constructions existantes et a ainsi pu être appliqué à l'analyse du langage Java. / Developing static analyzers requires an intensive handling of tree and graph structures representing the program. Even if generalist languages such as Java or C++ have libraries dedicated to the manipulation of such structures, the absence of specialized statements makes the code complex and difficult to maintain. The purpose of this thesis is to provide dedicated language constructs to prototype tools for analysis and program transformation inspired by the term and term-graph rewriting. The originality of our approach is to embed these new statements in generalist languages. This is motivated by the development of the Tom language that offers rewriting constructs for generalist languages like Java. The first contribution of this thesis is to formalize embedded languages in the concept of island languages. This formalism enables the certification of the Tom compiler. Our work on Bytecode analysis leads us to propose a dedicated language for the representation and manipulation of program flow graphs. Thus we propose language constructs based on the term-graph rewriting. A further contribution of this thesis is to design a strategy language adapted to the expression of properties on a program. Associated with matching capabilities, this language allows to express in a declarative way analysis and transformations on trees or graphs. Finally, all the proposals of this thesis have been integrated into the Tom language in the form of new statements or improvements of existing ones. This language proposal has been applied to the analysis of Java programs.

Les travaux entrepris dans cette thèse s'inscrivent dans le cadre du projet BodyScoring. Ce dernier propose une solution innovante basée sur l'utilisation d'une technologie embarquée (BodyTrack) et des applications web (BodyLink) pour évaluer les habiletés motrices et pour développer la motivation pour l’accomplissement d’une pratique physique régulière. Dans le cadre de ce projet, notre apport a consisté à évaluer et à noter la qualité de la marche des personnes âgées par le biais de capteurs inertiels qui incluent accéléromètre, gyromètre et magnétomètre. Notre apport original a consisté à caractériser le pattern de marche au travers de différentes configurations de capteurs placés sur le corps et de proposer un score global validé et facilement interprétable. Le score permettra de se positionner par rapport à une population de référence jeune et asymptomatique et in fine autoévaluer l’évolution de sa marche. Afin d’atteindre cet objectif plusieurs étapes sont nécessaires. Ainsi, le premier chapitre de ce mémoire décrit en se référant à la littérature les paramètres déterminants de la marche, les facteurs pouvant les influencer et les moyens utilisés pour les quantifier. Le second chapitre porte principalement sur la définition de la meilleure configuration de capteurs pour la détection des événements clés de la marche qui sont la survenue du contact initial et final et la quantification des paramètres temporels. Il en ressort que le gyromètre fixé au bord distal du tibia est la configuration la plus précise aussi bien pour la détection des événements de la marche que pour la quantification des paramètres temporels chez des sujets sains. Le troisième chapitre expose un nouveau protocole expérimental afin de définir les paramètres pertinents pour caractériser la marche et définir l'incidence de la pratique de la marche nordique sur les paramètres biomécaniques. Autrement dit, définir les paramètres biomécaniques qui rendent compte de l'altération du pattern de marche au cours de la sénescence ou encore apprécier l'effet d'une activité physique régulière. Cette étude a révélé 72 paramètres au pouvoir discriminant et rejoint les études qui rapportent un effet bénéfique de lamarche nordique. Pour finir, le quatrième chapitre décrit l'élaboration de nouveaux scores d'évaluation de la marche basé sur les paramètres mis en évidence au chapitre 3 complémentés par ceux qualifiant la symétrie des membres inférieurs et supérieurs. Ces derniers décrivent la qualité de la marche dans son ensemble (score global) et la qualité de chaque aspect (score partiel). Quantifiés pour trois groupes de sujets (âgés sédentaire, âgés sportif et jeune) ces scores ont permis de mettre en évidence l'altération du pattern de marche au cours de la sénescence et l'effet de la pratique d'une activité physique sur les paramètres associés à la marche. / The purpose of this thesis is to asses and scores the gait quality of elderly persons through inertial sensors. The originality of this contribution is to characterize the pattern of walking through different sensor configurations and propose an overall score, valid and easily interpretable. This latter, allows subjects to self-assess to position themselves compared to a young and asymptomatic reference population and ultimately track their evolution.The first chapter, following a review of the literature, identifies the determinant gait parameters, its influent factors and the means used to quantify them.The second chapter, focuses on the definition of the best configuration of sensors to detect gait events and quantify temporal parameters.The third chapter, lists the biomechanical parameters that reflect the changing pattern of walking during senescence or consecutive to a regular physical activity.In the fourth chapter, a new method to compute the score based on the parameters identified in Chapter 3 was developed.

Les systèmes embarqués multiprocesseur monopuces (Multi-Processor System-on-Chip, MPSoC) visent l'intégration des sous-systèmes variés, matériels et logiciels, sur une seule puce. Ainsi, l'hétérogénéité et les contraintes imposées pour la mise sur le marché rendent l'analyse en vue de l'évaluation des performances et de l'optimisation de ces systèmes très complexes. L'évaluation des performances est une étape clef dans n'importe quel flot de conception. En se basant sur les résultats de l'évaluation des performances, il est possible de prendre des décisions et de réaliser des compromis pour l'optimisation du système global. La littérature prouve qu'une grande partie du temps de conception est passée dans l'évaluation des performances. De plus, les itérations dans le flot de conception deviennent prohibitives pour des systèmes complexes. Par conséquent, la réalisation des MPSoCs à rendement élevé est un défi. La solution est fortement liée à la disponibilité des méthodes rapides et précises pour l'évaluation des performances. Dans cette thèse, le terme « performances » est limité aux performances des temps d'exécution pour la réalisation finale du système. L'aspect temporel est intensivement analysé pour la validation des systèmes temps-réel et l'optimisation des sous-ensembles d'interconnexion. Nous avons également considéré la vitesse de la méthode proposée d'évaluation des performances, car les temps d'évaluation peuvent devenir prohibitifs pour des systèmes MPSoC complexes. Notre principale contribution est de définir une méthodologie globale d'évaluation des performances pour les systèmes MPSoC. Nous avons également orienté notre recherche vers les performances de l'exécution du logiciel. On a considéré l'évaluation des performances pour un modèle de haut niveau d'abstraction, afin d'avoir une vitesse élevée d'évaluation. De plus, on a inclus des annotations des temps d'exécution, afin d'avoir une bonne précision d'évaluation.

Dans le cadre des applications de type télécommunications, multimédia, et électronique grand public, les processeurs embarqués ont tendance à acquérir une importance de plus en plus marquée lors de la conception de systèmes monopuces. Ce phénomène traduit le besoin des concepteurs à tenir compte rapidement des nécessaires adaptations aux fréquentes variations des standards évoluées. C'est ainsi que les techniques de compilation multicibles deviennent primordiales, non seulement pour la production du code d'application, mais aussi afin d'explorer les architectures de processeurs. Ce mémoire présente les travaux effectuée au sein du Laboratoire TIMA de <br />l'INPG en étroite collaboration avec SGS­Thomson Microelectronics. Les contri­butions se partagent en trois catégories principales: expériences et méthodologies <br />en utilisant les compilateurs multicibles dans le milieu industriel pour les proces­seurs embarqués; un approche de compilation pour la génération d'adresses pour <br />les architectures de traitement de signal; et un ensemble d'outils permettant au con­cepteur d'explorer un jeu d'instructions lié à un processeur donné afin d'envisager <br />une évolution ou une réutilisation du processeur. Les méthodes pratiques utilisées dans divers projets sont décrites à l'aide d'exemples de processeurs réels: les opéra­teurs du système visiophone, un décodeur MPEG­2 et AC­3, et un processeur télé­viseur pour l'application Eurosound.