Thèse de doctorat : Automatique, traitement du signal et des images : Nice : 2006. / Bibliogr. p.128-134. Résumés en français et en anglais.

La très faible consommation dans les appareilles modernesest le facteur-clé pour les capteurs alimentée par une source d’énergierécupérée. La réduction du budget de puissance peut être atteinte grâceà différents techniques lié à trois niveaux d’abstraction : transistor, circuitet système. L’objet de cette thèse est l’analyse et la conception descircuits à très faible consommation pour des réseaux des capteurs sansfils. A’ régulateur de tension et an émetteur RF ont été examiné. Lepremier est le circuit principal pour la gestion de puissance ; il agitcomme interface entre le transducteur et les autres circuits du capteur.L’metteur est le circuit que exiges le plus de puissance pour fonctionner,donc une réduction de sa puissance il permet une augmentation de lavie opérationnelle du capteur. / In the modern devices Ultra-low power consumption is thesurvival key for the energy-harvested sensor node. The reduction of thepower budget can be achieved by mixing different low–power techniquesat three levels of abstraction: transistor level, circuit level and systemlevel. This thesis deals with the analysis and the design of Ultra-LowPower (ULP) circuits suitable for Energy-Harvesting Wireless SensorNetworks (EHWSN). In particular, voltage regulator and RF transmissioncircuits are examined. The former is the main block in powermanagement unit; it interfaces the transducer circuit with the rest of thesensor node. The latter is the most energy hungry block and thusdecreasing its power consumption can drastically increases the sensoron-time.

Les progrès des technologies de la micro-électronique ont permis d'embarquer des circuits numériques dans des objets multiples et divers (téléphones, GPS, automobiles, etc.) dont ils ont enrichi les fonctionnalités et amélioré les performances à moindre coût. Conjointement, l'essor rapide et constant de ces applications a amené des contraintes de conception sans précédent (contraintes de coût, de performance, de consommation, etc.). Dans ce contexte, l'émergence des architectures reconfigurables à grain épais a ouvert la voie à de nouveaux compromis entre performances et flexibilité. À ce jour, la mise en oeuvre des mécanismes de reconfiguration matérielle a principalement concerné les aspects calculatoires de ces architectures. Or, les applications embarquées (multimédia) manipulent des volumes de données croissants, engendrant une sollicitation intensive des ressources de mémorisation. En outre, l'hétérogénéité et l'évolutivité des traitements induits ne permet plus d'envisager l'élaboration de solutions de stockage dédiées dans un objectif de performance et de maîtrise de la consommation. Aussi, dans le cadre de cette thèse, nous avons développé le modèle RTL, valide et fonctionnel, d'une architecture reconfigurable que nous avons nommé MOREA (acronyme de Memory-Oriented Reconfigurable Embedded Architecture) et dont la structure mémoire est flexible. Celle-ci est organisée en un pavage de tuiles de traitement et de stockage qui supportent les processus d'une application. Au sein d'une tuile, les tâches du processus sont exécutées par quatre clusters qui intègrent des ressources mémoire et de calcul. Ces clusters communiquent entre eux et avec une mémoire de tuile, contenant les données partagées par les tâches du processus, grâce à une interconnexion flexible de type crossbar. Dès lors, cette structure permet de minimiser les mouvements de données au sein de MOREA et notamment le nombre d'accès mémoire et donc d'en atténuer l'impact sur la puissance de calcul et la dissipation énergétique du système. De plus, les gains obtenus sont maximisés grâce à une unité de génération d'adresses programmable dont l'architecture a été définie en fonction des caractéristiques des applications de traitement du signal et de l'image. Celle-ci intègre notamment un accélérateur matériel pour la génération de séquences d'adresses régulières. Cette architecture permet dès lors, comparativement à une solution programmable classique, d'améliorer significativement les performances de l'unité de génération d'adresses, d'un facteur 6 en terme de Millions d'Adresses générées Par Seconde (MAPS), tout en réduisant drastiquement sa consommation d'énergie de 96%.

La dernière décennie à vu l’explosion des technologies de communication sans fils. Les normes se sont multipliées de sorte que les fonctionnalités GSM, GPS, WIFI, Bluetooth et autres cohabitent parfois au sein du même terminal. Les réseaux de capteurs (Wireless area network WSN) incluant les réseaux de capteur WPAN (Wireless Personnel Area Network) seront amenés à jouer un rôle important dans l’environnement de demain au même titre que les normes sans fils grand public que nous venons de mentionner. Le déploiement de ces capteurs à grande échelle a été rendu possible par la réduction du coût de leur fabrication via la miniaturisation des procédés de fabrication propres à la technologie CMOS. Cependant, la consommation énergétique de ces circuits doit être très réduite permettant ainsi de fonctionner dans le cas où ces mêmes capteurs sont associés à une batterie compacte embarquée de durée de vie réduite. A défaut il serait nécessaire de pouvoir se contenter de l’énergie récupérable - en quantité limité - disponible dans l'environnement direct de ces capteurs. Cette contrainte de consommation électrique réduite ainsi que la nécessité de profiter au maximum de la miniaturisation du procédé CMOS amène à considérer la conception de circuits radio sous l'angle du faible encombrement surfacique et de la consommation statique la plus faible possible. Ces contraintes sont parfois contradictoires avec les architectures classiques connues de ces circuits radio constituants les capteurs déployés.es travaux présentés dans le cadre de cette thèse s’attachent à proposer des solutions afin de répondre à ces critères de consommation et de coût. Nous nous sommes intéressés au cas des amplificateurs faible bruit (Low Noise Amplifier – LNA) et à la possibilité de réaliser ce composant critique pour le lien RF sans utiliser d’inductance intégrées tout en limitant au maximum la consommation électrique. Plusieurs solutions innovantes ont été étudiées afin de répondre à cet objectif. Ces travaux nous ont conduit à la réalisation de plusieurs prototypes de circuits en technologie CMOS 65nm et 130nm qui permettent de comprendre les limites et les avantages d’une telle approche. La première partie présentera une première approche consistant à émuler une inductance à l’aide de composants actifs et ainsi à résoudre le problème de l’encombrement propre au inductance passives. Nous verrons en quoi cette approche peut présenter des limites pratiques pour une application radio. La seconde partie présentera la réalisation d’un LNA très basse consommation et large bande qui n’utilise pas d’inductance et présentant des performances améliorées vis à vis des topologies connues de LNA à faible consommation. Nous conclurons ensuite par les perspectives ouvertes suite à ces travaux et les autres approches possibles pour répondre aux contraintes de la basse consommation et du faible coût. / During the past decade the intense development of wireless technologies standard such as WIFI, GSM or Bluetooth reshaped the connectivity environment of any technology customers Among those standards, Wireless Sensor Networks (WSN) and Wireless Personal Area Network (WPAN) are expected to play a key role in our future environments. The large scale spreading of such sensors has been enabled through the strong cost optimization of modern CMOS technologies. The autonomy improvement of such sensor is however a primary concern to allow any kind of remote operation within the limitation of battery life. Even though the emerging energy harvesting domain offer energy friendly environments for such sensor, the electrical autonomy remain as a tight challenge to address. Those requirements of autonomy along with the context of CMOS technology development pushes sometimes fundamental contradictions between circuit's miniaturization and decreased power consumption. In this work, we propose solutions to address simultaneously those autonomy-miniaturization requirements. The study presented here is focused on Low Noise Amplifiers (LNA) and more precisely on the specific case of inductorless design of LNA. Several innovative solutions has been proposed and realized in 65nm & 130nm CMOS technologies in order to highlight the pros and the cons of such design approach. First part of this work is focused on the design of an active inductance to address the area occupation of narrow band system using inductors. We'll explain why such approach rises fundamental limits for radio application. Second part details the design of an ultra low power broadband LNA without inductors. The proposed circuits enable significant improvement in performance tradeoffs for such low power consumption in comparison with known design techniques. We will conclude with general perspectives and other possible design approaches.

Durant ces vingt dernières années l'émergence des technologies MEMS a rendu possible l'intégration de capteurs au sein de systèmes complexes de taille réduite. Quelques-uns de ces capteurs se retrouvent dans des dispositifs tels que les téléphones mobiles, GPSs, ordinateurs portables… Il existe néanmoins une contrainte majeure, quand à l’utilisation de capteurs dans les applications fonctionnant sur batterie : leurs «consommation». En effet du fait de cette contrainte la plus part des capteurs développés de nos jours sont basés sur des modes de transduction capacitif limitant ainsi la consommation mais par la même occasion complexifiant lourdement la conception de l’élément sensible. Cette complexité de réalisation de l’élément sensible se répercute donc sur le prix du produit final. Le meilleur moyen de diminuer le prix de revient d’un capteur est l’utilisation d’une technologie de transduction qui permet de diminuer la complexité structurelle du capteur. La transduction résistive répond bien à ce problème, cependant les structures de conditionnement de signal les plus utilisées dissipent une puissance excessive. Cette thèse propose donc l’étude d’une structure électronique faible bruit / faible consommation innovante (le pont Actif) permettant le conditionnement de signaux issus de capteurs résistifs. Les critères d’évaluation du pont actif sont ici le gain, le bruit intrinsèque de l’électronique (facteur limitant de la résolution) et, le plus important, la consommation globale du capteur (éléments sensible + électronique de traitement). / Since resistive sensors exist, the Wheatstone bridge has been the most commonly used conditioningand read-out architecture. Even with the development of MEMS in the last decade, the Wheatstonebridge remains the preferred solution to transpose a physical magnitude into the electrical domain assoon as a resistive transduction method is used. Nevertheless the Wheatstone bridge introduces amajor issue for low-power sensors, the dependence of resolution to power consumption. Moreover,the output signal is directly proportional to the supply voltage. Finally, power consumption is theprice to pay for high resolution in a Wheatstone bridge.Low-power requirement, in mobile applications, is probably one of the main reasons to explain whycapacitive transduction has been preferred for many MEMS. Indeed, even if the fabrication process isoften more complex than for resistive sensors, the power consumption of capacitive transduction isfar below the one of dissipative resistor-based sensors.In order to extend the potential application of resistive MEMS, a power-efficient interface circuit isrequired. My PhD thesis deals with the design and manufacturing of an innovative conditioning andread-out interface for resistive MEMS sensor. The proposed structure includes a digital offsetcompensation for robustness to process, voltage, temperature variations, and/or analog to digitalconversion. Results demonstrate good resolution to power consumption ratio and a good immunityto environmental parameters. Experimental results on a fully integrated CMOS/MEMS sensor finallydemonstrate the efficiency of this promising read-out architecture called The active bridge.

Au sein de l'équipe « Microsystèmes » du LIRMM, plusieurs capteurs ont été développés basés sur des structures mécaniques ou thermiques pour réaliser des fonctions de transduction, et ce dans un contexte d'intégration de capteurs à l'aide de technologies microélectroniques standards (MOS). Ces capteurs sont majoritairement résistifs car simples à concevoir et économiques à fabriquer. Néanmoins, parmi leurs inconvénients majeurs, la consommation et le bruit sont les plus notables. Dans une thèse précédente, un circuit de conditionnement nouveau appelé ‘pont Actif' a été proposé. Ce circuit, présenté comme une ‘alternative' au traditionnel pont de Wheatstone, permet de diminuer le courant consommé tout en offrant une amplification importante du signal. Dans ce contexte, l'objectif de cette thèse est d'évaluer l'intérêt du pont Actif dans une application ‘capteur de température'. La mesure de la température est au cœur de très nombreuses applications. De nombreux instruments ont été mis au point, le plus connu restant le thermomètre à mercure. Aujourd'hui, les capteurs de température sont largement utilisés dans les systèmes de mesure, d'instrumentation ou les systèmes de contrôle. Compte tenu de l'étendu des domaines d'application, proposer, dans un contexte de systèmes embarqués, un capteur de température résistif très faible consommation, très performant et occupant une faible surface reste pertinent aujourd'hui. Après un tour d'horizon des solutions existantes concernant la mesure de la température, la première partie de la thèse introduit les principes de fonctionnement du pont Actif différentiel. Sur cette base, différentes déclinaisons de capteurs de température optimisés en termes de consommation sont proposées, modélisées et caractérisées. Ces études montrent que le point de polarisation du capteur est sensible aux variations du procédé de fabrication. Par conséquent, dans le but de contrôler le point de polarisation, nous avons mis en œuvre une conversion tension-courant. Finalement, le capteur a été intégré dans un modulateur Sigma Delta. Aussi, le principe de fonctionnement général du modulateur et l'implantation de la chaîne capteur à retour numérique sont présentés. Le manuscrit est clos par une synthèse des différents points abordés tout au long de ce travail. / Several sensors using standard microelectronic technologies (MOS) have been developed based on mechanical or thermal structures to perform transduction functions by the ‘Microsystems' Team of the LIRMM. These sensors are mainly resistive thanks to their design simplicity and low cost. However, one of their major problems, power consumption and noise are the most notable. In another thesis, a new conditioning circuit called 'Active Bridge' has been proposed. This circuit, presented as an 'alternative' to the traditional Wheatstone bridge, reduces considerably the power consumption while providing an important signal amplification. In this context, the objective of this thesis is to evaluate the usefulness of the Active Bridge in a temperature sensor application.The temperature measurement is at the heart of many applications. Many instruments have been developed, the best known remaining mercury thermometer. Today, the temperature sensors are widely used in measuring systems, instrumentation and control systems. Given the wide application areas, propose, in the context of embedded systems, a resistive temperature sensor ultra-low power, high performance and small remains relevant.After an overview of the existing solutions for this kind of application, the first part of the thesis introduces the principle of the differential Active Bridge. So, different architectures of temperature sensors optimized in terms of consumption are proposed, modeled and characterized. These studies show the dependency of the operating point of the sensor to the process and mismatch variations process. Therefore, in order to control the operating point, a voltage to current conversion has been implemented. Finally, the sensor has been integrated into a Sigma Delta modulator to implement a digital feedback. Finally, a conclusion of the issues and different results have been discussed as conclusion in this manuscript.

La réduction de la puissance consommée des transistors à effet de champ (MOSFETs) est un challenge pour le futur de la nanoélectronique. En 2025, l’Agence Internationale de l’Énergie (AIE) estime qu’il y aura environ 50 milliard d’objets autonomes et nomades nécessitant alors une faible puissance consommée. L’apparition de nouveaux dispositifs tels que les transistors à effet tunnel (TFETs) ou les transistors à ionisation par impact (I MOSFETs) permettra potentiellement de réduire la puissance consommée de ces objets. Dans ce travail de thèse, nous avons étudié pour la première fois le transistor à ionisation par impact à base de matériaux III V des filières arséniée et antimoniée. La structure pin, composant principal du I MOSFET, est tout d’abord étudiée. L’ensemble des briques technologiques des I MOSFET a ensuite été développé, et en particulier l’interface entre l’oxyde et le semiconducteur III-V qui a été optimisée par un traitement innovant par plasma d’oxygène (O2). Ce traitement a montré une amélioration de la qualité de l’interface oxyde/semiconducteur conduisant à une commande des charges beaucoup plus efficace. Pour finir, nous avons montré les études, fabrications et caractérisations d’un transistor à effet tunnel InGaAs et d’un I MOSFET GaSb présentant une architecture verticale où la grille est auto-alignée. / The reduction in the power consumption of field effect transistors (MOSFETs) is a challenge for the future of nanoelectronics. By 2025, the International Energy Agency (IEA) estimates that there will be around 50 billion autonomous and nomadic objects requiring low power consumption. The appearance of new devices such as tunnel effect transistors (TFETs) or impact ionization transistors (I¬ MOSFETs) will potentially reduce the power consumption of these objects.In this thesis work, we studied for the first time the impact ionization transistor based on materials III-V, especially arsenic and antimony based materials. The pin structure, the main component of the I MOSFET, is first studied. We then developed all the process steps of the I-MOSFET fabrication, and in particular we optimized the interface between the oxide and the III-V semiconductor by an innovative treatment using oxygen plasma (O2). This special treatment has shown a clear improvement in charge control. Finally, we have shown studies, fabrications and characterizations of an InGaAs based TFET and a GaSb based I MOSFET with a vertical architecture, where the gate is self-aligned.

Cette thèse s'inscrit dans le cadre de la réduction de la consommation de puissance durant le test par scan des circuits intégrés. Le test par scan est une technique de conception en vue du test qui est largement utilisée, mais qui pose quelques problèmes. Elle nécessite en effet un nombre important de cycles d'horloge pour permettre le chargement, l'application, et le déchargement des données de test. Ces opérations engendrent une activité de commutation dans le circuit largement plus importante que celle rencontrée lors du fonctionnement normal. Cette forte activité lors du test peut avoir des conséquences graves sur le circuit telles qu'une baisse de sa fiabilité ou sa destruction pure et simple. L'objectif de cette thèse est de proposer des techniques permettant de réduire cette suractivité, en particulier durant la période comprise entre l'application d'un vecteur de test et la récupération de la réponse du circuit.

Nombre d'applications nécessitent un lien de communication sans fil présentant une faible consommation électrique, sans requérir de débits élevés. La technologie basée sur la transmission de signaux impulsionnels UWB dispose de bonnes propriétés intrinsèques permettant non seulement d'envisager la mise en œuvre de solutions peu complexes au niveau de l'émetteur-récepteur, mais aussi d'exploiter à des fins de radiolocalisation la résolution temporelle inhérente à la largeur de bande disponible. Cette technologie a d'ailleurs été plébiscitée au sein du groupe IEEE 802.15.4a qui a été chargé de définir une couche physique alternative pour les WPAN bas débit. C'est dans ce contexte de recherche technologique et de normalisation que s'inscrivent ces travaux de thèse, avec pour objectif la définition d'une architecture de récepteur consommant peu, et compatible avec la norme en cours d'élaboration. En premier lieu, nous caractérisons les signaux UWB et développons un modèle d'impulsion prenant en compte les principaux paramètres de la couche physique intervenant dans la puissance rayonnée (largeur de bande, densité spectrale, fréquence de répétition des impulsions, etc.). Nous étudions ensuite l'influence du canal de propagation et modélisons de manière statistique plusieurs grandeurs nécessaires à l'établissement d'un bilan de liaison réaliste (distribution des amplitudes reçues, répartition de l'énergie, etc.). À la lumière de ces études, nous explorons et comparons différentes architectures de réception (performance, complexité, robustesse aux trajets multiples, etc). Enfin, la solution retenue, comprenant également un algorithme de synchronisation, est présentée en détails.

De nombreuses techniques ont été développées pour réduire la consommation processeur considéré jusqu'à présent comme l'élément le plus gourmand en consommation. Avec l'évolution technologique et l'apparition de nouvelles applications toujours plus volumineuses en nombre de données, la surface de silicium dédiée aux unités de mémorisation ne cesse de croître. Les techniques d'optimisation ciblant uniquement le processeur peuvent alors être remises en cause avec cette nouvelle tendance. Certaines études montrent que la technique du DVS (Dynamic Voltage Scaling), la plus performante dans la réduction de la consommation processeur, augmente la consommation de la mémoire principale. Cette augmentation est la conséquence d'une part d'une co-activation plus longue de la mémoire avec le processeur et d'autre part de l'augmentation du nombre de préemptions par l'allongement des temps d'exécution des tâches. La solution proposée pour diminuer cet impact négatif du DVS sur la consommation mémoire est de diminuer la surface mémoire co-active. Une architecture mémoire multi-bancs, offrant la possibilité d'activer un seul banc à la fois et de mettre les autres bancs dans un mode faible consommation, est adoptée. Rechercher la configuration mémoire (nombre de bancs, taille de chaque banc) ainsi que l'allocation des tâches aux bancs constitue la contribution majeure de ces travaux. La modélisation de l'énergie consommée par une mémoire multi-bancs a permis d'identifier un nombre important de variables ainsi que leurs fortes dépendances. Cette tendance a rendu le problème difficile à résoudre. Une exploration exhaustive est premièrement développée afin d'évaluer l'impact de chaque paramètre sur la consommation totale de la mémoire. Bien que l'approche exhaustive permette de rendre la solution optimale, l'espace d'exploration augmente exponentiellement avec le nombre de tâches. Ce type de résolution reste intéressant s'il s'agit de l'employer hors ligne sur des applications à faible nombre de tâches. Une heuristique capable d'explorer un sous-espace potentiellement intéressant et de résoudre le problème en un temps polynomial a été développée dans un second temps. La complexité réduite de cette heuristique permet de l'employer en ligne pour effectuer des migrations dans le cas de systèmes à nombre de tâches dynamiques. Des expérimentations sur des applications de traitement de signal temps réel et une application multimédia (GSM et MPEG2) montrent des gains intéressants sur la consommation mémoire. La configuration mémoire obtenue par exploration exhaustive ou par la résolution heuristique couplée à un processeur muni d'une technique de DVFS permet d'augmenter le gain énergétique du système total.