Orientador: José Paulo Fernandes Garcia / Banca: Marcelo Carvalho Minhoto Teixeira / Banca: Jean Marcos de Souza Ribeiro / Resumo: Usando uma função de resíduos, é proposto um novo esquema para melhoria da robustez e acomodação de falhas através de sistemas com multicontroladores. O projeto de um preditor contínuo e um Controlador com Estrutura Variável e Modos Deslizantes (CEV-MD) contínuo são apresentados para obter bomdesempenho na presença de atraso no sinal de entrada. Projetos de Controladores Discreto com Modos Deslizantes (CDMD) são apresentados de modo a obter boa performance para o sistema mesmo na presença de várias situações de falhas e incertezas paramétricas. Para adaptar o controlador a cada situação de operação do sistema, uma estratégia baseada na menor das funções de resíduos é proposta. O esquema proposto é aplicado em um modelo de eixos laterais que descrevem as condições de vôo de um avião L-1011, em um Sistema Pêndulo Invertido Rotacional e em um Sistema de Simulação de Vôo de Helicóptero para ilustrar os procedimentos do projeto e a efetividade do método. / Abstract: Using the residuals functions, it is proposed a new scheme to improve robustness and fault accommodation by controller adaptation. A Variable Structure Control and Sliding Mode VSCSM design is presented to improve the performance of systems when computation time delay fault is present. A Discrete SlidingMode Control (DSMC) design is presented to control several fault situations and parametric uncertainties. To adapt the controller to fault condition, a strategy based on the residuals functions is proposed. The scheme is applied to a lateral axis model of a L-1011 in cruise flight conditions, a RotaryMotion Inverted Pendulum System and a Helicopter Flight Simulation System to illustrate the design procedures and the effectiveness of the method. / Mestre

Tese de mestrado integrado. Engenharia Electrotécnica e de Computadores (Major Energia). Faculdade de Engenharia. Universidade do Porto. 2009

MILFONT, R. T. P. Redução de latência em redes intrachip tolerantes a falha através do uso de múltiplos caminhos. 2017. 69 f. Dissertação (Mestrado em Engenharia de Teleinformática)-Centro de Tecnologia, Universidade Federal do Ceará, Fortaleza, 2017. / Submitted by Renato Vasconcelos (ppgeti@ufc.br) on 2017-09-19T17:53:07Z No. of bitstreams: 1 2017_dis_rtpmilfont.pdf: 3379588 bytes, checksum: ebf86217b1f5958d98683a9be974f766 (MD5) / Approved for entry into archive by Marlene Sousa (mmarlene@ufc.br) on 2017-09-20T11:35:07Z (GMT) No. of bitstreams: 1 2017_dis_rtpmilfont.pdf: 3379588 bytes, checksum: ebf86217b1f5958d98683a9be974f766 (MD5) / Made available in DSpace on 2017-09-20T11:35:07Z (GMT). No. of bitstreams: 1 2017_dis_rtpmilfont.pdf: 3379588 bytes, checksum: ebf86217b1f5958d98683a9be974f766 (MD5) Previous issue date: 2017-09-02 / Digital circuit technologies are reaching nanometer scales and thereby increasing the likelihood of permanent, transient, and intermittent failures. As a result, the demand for fault tolerance strategies is the main subject of many types of research targeting Systems-on-Chip designs. In particular, retransmission mechanisms are one of the most used solutions in Networks-on-Chip. However, these mechanisms introduce an extra delays in packet latency. This work proposes the use of multiple paths (i.e minimum or not) as a way to reduce the extra delay caused by the impact of retransmissions in critical systems (i.e where latency is a critical problem). The technique encompasses using different sets of paths to create the routing tables. Two metrics are proposed to classify the different paths for a communication pair considering the probability of failure of the communication links and the amount of new communication links added when making use of a new path. The experimental results show that the use of multiple paths can reduce the impact caused by retransmissions in 25 % and 20 % of the average packet latency for 22 and 65 nm CMOS technologies, respectively. Moreover, the proposed technique can contribute to greater adaptability to faults on links and could be better investigated in future work under circumstances of heavy traffic and for 3D NoCs. / As tecnologias de circuitos digitais estão atingindo escalas nanométricas e com isto aumentando a probabilidade de falhas permanentes, transientes e intermitentes. Como resultado, a demanda por estratégias de tolerância a falhas é o tema principal de muitos tipos de pesquisa visando projetos de Sistemas Intrachip. Em particular, os mecanismos de retransmissão consistem de uma das soluções mais utilizadas nas Redes Intrachip. Todavia estes mecanismos introduzem atrasos na latência dos pacotes. Este trabalho propõe o uso de múltiplos caminhos, mínimos e não mínimos, como forma de reduzir o atraso adicionado causado pelo impacto das retransmissões em sistemas críticos, isto é, onde a latência é um problema crítico. A técnica contempla utilizar diferentes conjuntos de caminhos para criar as tabelas de roteamento. Duas métricas são propostas para classificar os diferentes caminhos existentes para um par de comunicação considerando probabilidade de falha das conexões de comunicação e a quantidade de novas conexões de comunicação adicionados ao fazer uso de um novo caminho. Os resultados experimentais mostram que o uso de caminhos múltiplos, mínimos ou não, permite diminuir o impacto causado por retransmissões em 25% e 20% da latência média de pacotes para tecnologias CMOS de 22 e 65 nm, respectivamente. Além disso, a técnica proposta pode contribuir para uma maior adaptabilidade a falhas nas ligações e pode ser melhor investigada em trabalhos futuros em circunstâncias de tráfego intenso e para NoCs 3D.

Este trabalho consiste no estudo acerca da técnica de redundância modular tripla usando circuitos aproximados para tolerância a falhas transientes em circuitos digitais. O uso da técnica redundância modular tripla tradicional, conhecida como TMR, garante mascaramento lógico total contra falhas transiente únicas para um dado circuito. No entanto a técnica TMR apresenta um custo extra em área de no mínimo 200% quando comparado com o circuito original. De modo a reduzir o custo extra em área sem comprometer significativamente a cobertura de falhas, a TMR pode usar uma abordagem de circuitos aproximados para gerar módulos redundantes, estes sendo otimizados em área quando comparados com o módulo original. Estudos iniciais desta técnica demonstraram que é possível obter um bom equilíbrio entre custo extra de área e capacidade de mascaramento de falhas. Neste trabalho, aprofundamos a análise desta abordagem utilizando um novo método para computar as funções lógicas aproximadas e a seleção da melhor composição e estrutura dos circuitos aproximados, buscando a maior cobertura a falhas possível. Usamos circuitos TMR compostos por lógica aproximada contendo portas lógicas complexas com lógica aproximada ou com portas lógicas em multi-nível. Todos os testes foram feitos através de injeção de falhas em nível elétrico e em nível lógico. Resultados mostraram que a área pode ser reduzida significativamente, de 200% para próximo de 85%, e ainda sim alcançar um mascaramento de falhas superior a 95%. / This work consists in the study about the fault tolerance technique TMR in conjunction with approximate computing to mitigate transient faults in digital circuits. The use of Triple Modular Redundancy (TMR) with majority voters can guarantee full single fault masking coverage for a given circuit against transient faults. However, it presents a minimum area overhead of 200% compared to the original circuit. In order to reduce area overhead without compromising significantly the fault coverage, TMR can use approximated circuits approach to generate redundant modules that are optimized in area compared to the original module. Initial studies of this technique have shown that it is possible to reach a good balance between fault coverage and area overhead cost. In this work, we do a further analysis of this approach by using a new method to compute approximate functions and to select the best combinations of approximate circuits targeting the highest fault coverage possible. We use TMR circuits composed exclusively by complex gates and multi-level logic gates. All the tests are done using electrical fault injection, using NGSPICE, and in logical level using the fault injection tool designed specifically for this study. Results show that area overhead can be reduced greatly from 200% to 85%and still reaching fault coverage of more than 95%.

Made available in DSpace on 2015-12-09T01:03:58Z (GMT). No. of bitstreams: 1 000476572-Texto+Completo-0.pdf: 1895232 bytes, checksum: d360d64653c8369496f6a15db1b7c15f (MD5) Previous issue date: 2015 / As robotics becomes more common and people start to use it in routine tasks, dependability becomes more and more relevant to create trustworthy solutions. A commonly used approach to provide reliability and availability is the use of multi robots instead of a single robot. However, in case of a large teams of robots (tens or more), determining the system status can be a challenge. This work presents a runtime monitoring solution for Multi Robotic Systems. It integrates Nagios IT Monitoring tool and ROS robotic middleware. One of the potential advantages of this approach is that the use of a consolidated IT infrastructure tool enables the reuse of several relevant features developed to monitor large datacenters. Another important advantage of that this solution does not require additional software at the robot side. The experimental results demonstrate that the proposed monitoring system has a small performance impact on the robot and the monitoring server can easily support hundreds or even thousands of monitored robots. / À medida que a robótica se torna mais comum e as pessoas começam a utilizá-la em suas tarefas de rotina, dependabilidade torna-se cada vez mais importante para a construção de uma solução digna de confiança. Uma abordagem comum de prover confiabilidade e disponibilidade é o uso de multi robôs ao invés de um único robô devido a sua redundância intrísica. Entretanto, no caso de um grande time de robôs (dezenas ou mais), uma tarefa aparentemente simples como a determinação do status do sistema pode se tornar um desafio. Este trabalho apresenta uma ferramenta de monitoramento de sistemas multi robôs em tempo de execução. Esta solução integra a ferramenta de monitoramento de TI Nagios com o middleware robótico ROS sem a necessidade de instalação de software adicional no robô. O uso de uma ferramenta de TI consolidada permite o reuso de diversas funcionalidades relevantes já empregadas amplamente no monitoramento de datacenters. Os resultados experimentais demonstram que a solução proposta tem um baixo impacto no desempenho do robô e o servidor de monitoramento pode facilmente monitorar centenas ou até milhares de robôs ao mesmo tempo.

Made available in DSpace on 2015-12-15T01:05:04Z (GMT). No. of bitstreams: 1 000476711-Texto+Completo-0.pdf: 1459361 bytes, checksum: 48f64a1e41d4416a6b1e434eaf5ed4d3 (MD5) Previous issue date: 2015 / The need of more processing capacity for embedded systems nowadays is pushing the research of MPSoCs with tens or hundreds of processors. These characteristics bring design challenges such as scalability and dependability. Such complex systems must have fault tolerant methods to ensure acceptable reliability and availability. This way, the user is not exposed to significant data losses, malfunctioning and even the total system failure. Considering this technology trend, the present work proposes a fault tolerance method with focus in fault recovery. The method uses concepts largely explored in distributed systems to solve the problem of permanent failures in the processing elements of MPSoCs. The implementation is exclusively in software, and recovers the system exposed to a permanent failure on processing elements, reallocating all tasks that were executing in the faulty element to a healthy processing element. The failed application tasks restart their executions since there is no context saving, enabling a lightweight method. The experiments are performed in the HeMPS platform, evaluating the most relevant parameters as recovery time, communication bandwidth impact, scalability and others. In the absence of faults, the proposed protocol has 21 Kbytes of memory area (20% more compared to the original kernel) and no overhead in terms of execution time. In the presence of faults, the results demonstrate total recovery times from 0. 2ms to 1ms, depending on the number of reallocated tasks (1 to 7). The biggest impact in the protocol time is related with the reallocation task phase. / A pesquisa em MPSoCs (do inglês, Multiprocessor System on Chip) tem sido motivada pela necessidade crescente de maior capacidade de processamento das aplicações de sistemas embarcados. Devido à esta tendência, os MPSoCs tornam-se cada vez mais complexos e miniaturizados. Estas características trazem associados desafios como escalabilidade e dependabilidade. O sistema que tem a necessidade de ser confiável e estar disponível em todo o seu tempo operação precisa ser tolerante a falhas a ponto de recuperar-se automaticamente. Dessa forma o usuário não será exposto a perdas de informação, execução malsucedida ou até mesmo a falha total do sistema. Este trabalho propõe um método de tolerância a falhas com foco na recuperação de falhas. O método utiliza conceitos utilizados em computação distribuída para solucionar o problema de falhas permanentes em elementos de processamento de um MPSoCs. O método proposto, implementado exclusivamente em software, recupera um sistema exposto a uma falha permanente de um elemento de processamento, realizando uma realocação das tarefas que estavam sendo executadas pelo elemento que falhou para um elemento de processamento saudável do sistema. As tarefas da aplicação que falharam devem reiniciar suas execuções do ponto de partida dado que o contexto da execução não é salvo, mantendo assim um baixo overhead no sistema, como demonstrado nos resultados obtidos. Os experimentos foram realizados na plataforma HeMPS com uma avaliação dos parâmetros mais relevantes como tempo de recuperação, impacto em banda de comunicação, escala e outros, que justificam a viabilidade e as vantagens do método proposto. Na ausência de falhas, o protocolo proposto não altera o tempo de execução, porém aumenta o tamanho de memória do kernel para 21 Kbytes, 20% de acréscimo comparado com o kernel original. Os resultados obtidos na presença de falhas mostram que o tempo total de recuperação de falhas do método é de 0,2ms a 1ms, dependendo do número de tarefas realocadas devido ao PE defeituoso. O maior impacto de tempo no protocolo se dá com a etapa de realocação de tarefas.

Este trabalho consiste no estudo acerca da técnica de redundância modular tripla usando circuitos aproximados para tolerância a falhas transientes em circuitos digitais. O uso da técnica redundância modular tripla tradicional, conhecida como TMR, garante mascaramento lógico total contra falhas transiente únicas para um dado circuito. No entanto a técnica TMR apresenta um custo extra em área de no mínimo 200% quando comparado com o circuito original. De modo a reduzir o custo extra em área sem comprometer significativamente a cobertura de falhas, a TMR pode usar uma abordagem de circuitos aproximados para gerar módulos redundantes, estes sendo otimizados em área quando comparados com o módulo original. Estudos iniciais desta técnica demonstraram que é possível obter um bom equilíbrio entre custo extra de área e capacidade de mascaramento de falhas. Neste trabalho, aprofundamos a análise desta abordagem utilizando um novo método para computar as funções lógicas aproximadas e a seleção da melhor composição e estrutura dos circuitos aproximados, buscando a maior cobertura a falhas possível. Usamos circuitos TMR compostos por lógica aproximada contendo portas lógicas complexas com lógica aproximada ou com portas lógicas em multi-nível. Todos os testes foram feitos através de injeção de falhas em nível elétrico e em nível lógico. Resultados mostraram que a área pode ser reduzida significativamente, de 200% para próximo de 85%, e ainda sim alcançar um mascaramento de falhas superior a 95%. / This work consists in the study about the fault tolerance technique TMR in conjunction with approximate computing to mitigate transient faults in digital circuits. The use of Triple Modular Redundancy (TMR) with majority voters can guarantee full single fault masking coverage for a given circuit against transient faults. However, it presents a minimum area overhead of 200% compared to the original circuit. In order to reduce area overhead without compromising significantly the fault coverage, TMR can use approximated circuits approach to generate redundant modules that are optimized in area compared to the original module. Initial studies of this technique have shown that it is possible to reach a good balance between fault coverage and area overhead cost. In this work, we do a further analysis of this approach by using a new method to compute approximate functions and to select the best combinations of approximate circuits targeting the highest fault coverage possible. We use TMR circuits composed exclusively by complex gates and multi-level logic gates. All the tests are done using electrical fault injection, using NGSPICE, and in logical level using the fault injection tool designed specifically for this study. Results show that area overhead can be reduced greatly from 200% to 85%and still reaching fault coverage of more than 95%.

Este trabalho consiste no estudo acerca da técnica de redundância modular tripla usando circuitos aproximados para tolerância a falhas transientes em circuitos digitais. O uso da técnica redundância modular tripla tradicional, conhecida como TMR, garante mascaramento lógico total contra falhas transiente únicas para um dado circuito. No entanto a técnica TMR apresenta um custo extra em área de no mínimo 200% quando comparado com o circuito original. De modo a reduzir o custo extra em área sem comprometer significativamente a cobertura de falhas, a TMR pode usar uma abordagem de circuitos aproximados para gerar módulos redundantes, estes sendo otimizados em área quando comparados com o módulo original. Estudos iniciais desta técnica demonstraram que é possível obter um bom equilíbrio entre custo extra de área e capacidade de mascaramento de falhas. Neste trabalho, aprofundamos a análise desta abordagem utilizando um novo método para computar as funções lógicas aproximadas e a seleção da melhor composição e estrutura dos circuitos aproximados, buscando a maior cobertura a falhas possível. Usamos circuitos TMR compostos por lógica aproximada contendo portas lógicas complexas com lógica aproximada ou com portas lógicas em multi-nível. Todos os testes foram feitos através de injeção de falhas em nível elétrico e em nível lógico. Resultados mostraram que a área pode ser reduzida significativamente, de 200% para próximo de 85%, e ainda sim alcançar um mascaramento de falhas superior a 95%. / This work consists in the study about the fault tolerance technique TMR in conjunction with approximate computing to mitigate transient faults in digital circuits. The use of Triple Modular Redundancy (TMR) with majority voters can guarantee full single fault masking coverage for a given circuit against transient faults. However, it presents a minimum area overhead of 200% compared to the original circuit. In order to reduce area overhead without compromising significantly the fault coverage, TMR can use approximated circuits approach to generate redundant modules that are optimized in area compared to the original module. Initial studies of this technique have shown that it is possible to reach a good balance between fault coverage and area overhead cost. In this work, we do a further analysis of this approach by using a new method to compute approximate functions and to select the best combinations of approximate circuits targeting the highest fault coverage possible. We use TMR circuits composed exclusively by complex gates and multi-level logic gates. All the tests are done using electrical fault injection, using NGSPICE, and in logical level using the fault injection tool designed specifically for this study. Results show that area overhead can be reduced greatly from 200% to 85%and still reaching fault coverage of more than 95%.

Made available in DSpace on 2018-08-02T00:00:35Z (GMT). No. of bitstreams: 1 tese_10163_dissertação_Marcus_Final.pdf: 1595922 bytes, checksum: e550fa281295a5776160ee86eafd29d1 (MD5) Previous issue date: 2016-08-09 / Muitas técnicas de monitoramento de processos usando abordagens estatísticas assumem que os dados possuem uma distribuição normal. Além disso, várias destas técnicas requerem que a operação da planta se mantenha na mesma região, resultando na geração de um número elevado de falsos alarmes caso não sejam satisfeitas. Neste trabalho, uma técnica robusta de agrupamento de dados é utilizada para tratar plantas operando em múltiplos pontos de operação. A metodologia é aplicada à detecção de falhas em internos de válvulas de controle, que pertence a esta classe de problema. Além disto, a falha considerada é de difícil detecção dada à dificuldade de instalar sensores para tal. Para avaliação da metodologia estudada, foi utilizado o benchmark DAMADICS. A técnica de agrupamento apresentada tem a capacidade de lidar com um determinado percentual de dados espúrios que podem surgir, inclusive em situações transitórias. Essa característica otimiza a etapa de pré-tratamento dos dados. Uma comparação com o método tradicional (sem agrupamento) é realizado destacando suas características e superioridade.

Orientador: Chang Hung Kiang, Denis Jose Schiozer / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Mecanica / Made available in DSpace on 2018-07-25T10:59:08Z (GMT). No. of bitstreams: 1 Pires_LuisCarlosGomes_M.pdf: 19067719 bytes, checksum: 57301513d07a2c5ec79be18252ca69f8 (MD5) Previous issue date: 1999 / Resumo: A compartimentação lateral e vertical de um reservatório geralmente envolve muitas incertezas, principalmente nas fases iniciais de explotação de um campo de petróleo, podendo ter impacto decisivo no plano de desenvolvimento. Nesta fase, os dados de produção, que auxiliam na definição do grau de compartimentação do reservatório, infelizmente, não estão disponíveis. Esta tese mostra de que maneira as heterogeneidades estruturais, estratigráficas e litofaciológicas podem influenciar na irrupção de água, produção acumulada e eficiência de recuperação de hidrocarbonetos quando diferentes modelos geológicos são submetidos ao simulador de fluxo. O arcabouço geológico é construído com base em um afloramento que expõe sedimentos fluviais terciários composto por arenitos, siltitos e folhelhos intensamente compartimentados. São elaborados quatro modelos físicos com diferentes características permoporosas dos planos de falhas e das sete litofácies mapeadas. A manutenção de pressão deste reservatório confinado é feita por poços injetores de água. O conhecimento de todo o domínio simulado tem a vantagem de permitir o acompanhamento da frente de avanço da água de forma contínua, bem como avaliar a distribuição das saturações ao final da explotação. O resultado deste estudo mostra a importância e os efeitos dos modelos físicos no desenvolvimento de um reservatório de petróleo / Abstract: The lateral and vertical compartimentalization of a reservoir generaIIy involves many uncertainties that can have decisive impact on the design of development programs, mainly in the initial phase of a petroleum field exploitation. The production data, unfortunately, are not available in the initial phase of exploitation. This work shows how structural, litofacies and stratigrafic heterogeneities can impact on water breakthrough, on accumulated production and on sweep efficiency of hydrocarbon recovery when different geological models are submitted to the fluid flow simulator. The geological framework is built based on outcrop that exposes tertiary fluvial sediments composed of sandstones, siltits and shales highly compartimentalized. Four physical models are elaborated with different permeabilities assigned to the fault surfaces and sedimentary units, using water-driven simulation with producers and injector wells. Considering that the simulation models represent the real geological tfamework, it is possible to monitor the oil displacement patterns, as weIl as to evaluate the distribution of the water saturation at the end of the exploitation. The resuIt of this study exhibit the importance and the effects of the physical models in the development of a petroleum reservoir / Mestrado / Mestre em Engenharia de Petróleo