• Refine Query
  • Source
  • Publication year
  • to
  • Language
  • 2
  • Tagged with
  • 2
  • 2
  • 2
  • 2
  • 2
  • 1
  • 1
  • 1
  • 1
  • 1
  • 1
  • 1
  • 1
  • 1
  • 1
  • About
  • The Global ETD Search service is a free service for researchers to find electronic theses and dissertations. This service is provided by the Networked Digital Library of Theses and Dissertations.
    Our metadata is collected from universities around the world. If you manage a university/consortium/country archive and want to be added, details can be found on the NDLTD website.
1

AXI-PACK : Near-memory Bus Packing for Bandwidth-Efficient Irregular Workloads / AXI-PACK : Busspackning med nära minne för bandbreddseffektiv oregelbunden arbetsbelastning

Zhang, Chi January 2022 (has links)
General propose processor (GPP) are demanded high performance in dataintensive applications, such as deep learning, high performance computation (HPC), where algorithm kernels like GEMM (general matrix-matrix multiply) and SPMV (sparse matrix-vector multiply) kernels are intensively used. The performance of these data-intensive applications are bounded with memory bandwidth, which is limited by computing & memory access coupling and memory wall effect. Recent works proposed streaming ISA extensions to maximum memory bandwidth, which decouple computation and memory access, prefetching data by memory access pattern, hiding architecture latency. However, the performance of irregular memory access still suffers from low bus utilization when transferring narrow stream elements on wide memory buses. To solve this problem, the project proposes a new on-chip bus protocol - AXI-PACK, extended from Advance eXtensible Interface4 (AXI4) on-chip protocol, which enables high bandwidth end-to-end irregular memory streaming. Next, an on-chip multi-banked SRAM memory system is designed for supporting AXI-PACK, and AXI-PACK is evaluated under an open-source RISC-V vector processor system. AXI-PACK demonstrates high bus utilization and bandwidth in irregular access, which helps speedup GEMM(element size = 32bits) kernel 6.1 times and SpMV(element size = 32bits) kernel 3.0 times under bus data width of 256 bits, comparing to standard AXI4 bus. / General propose processor (GPP) efterfrågas hög prestanda i dataintensiva applikationer, såsom djupinlärning, högpresterande beräkningar (HPC), där algoritmkärnor som GEMM (generell matris-matris multiplicera) och SPMV (sparse matrix-vector multiply) kärnor används intensivt. Prestandan för dessa dataintensiva applikationer är begränsade till minnesbandbredd, som begränsas av dator & minnesåtkomstkoppling och minnesväggeffekt. Nya arbeten föreslog strömning av ISA-förlängningar till maximal minnesbandbredd, som frikopplar beräkning och minnesåtkomst, förhämtning av data genom minnesåtkomstmönster, döljer arkitekturlatens. Emellertid lider prestandan för oregelbunden minnesåtkomst fortfarande av låg bussanvändning vid överföring av smala strömelement på breda minnesbussar. För att lösa detta problem föreslår projektet ett nytt on-chip-bussprotokoll - AXIPACK, utvidgat från Advance eXtensible Interface4 (AXI4) on-chip-protokoll, vilket möjliggör oregelbunden minnesströmning med hög bandbredd ändetill-ände. Därefter är ett SRAM-minnessystem med flera banker på chip designat för att stödja AXI-PACK, och AXI-PACK utvärderas under ett RISC-V vektorprocessorsystem med öppen källkod. AXI-PACK visar hög bussanvändning och bandbredd vid oregelbunden åtkomst, vilket hjälper till att snabba upp GEMM (elementstorlek = 32 bitar) kärnan 6,1 gånger och SpMV (elementstorlek = 32 bitar) kärnan 3,0 gånger under bussdatabredden på 256 bitar, jämfört med standard AXI4-buss .
2

Closed-loop control and data- recording of a modular-multilevel converter (MMC)

Su, Longgang January 2022 (has links)
Modular multilevel converters (MMCs) are the preferred converter solution in flexible ac transmission systems (FACTS) and high-voltage direct current (HVDC) applications. This is due to the high quality of the voltage and current signals, lower overall losses, and fewer problems with switching-related EMI. However, without an efficient and fast data recording system, the sampled data from current and voltage measurement boards can cause long latencies in the control system and make it difficult to analyze the operation of MMCs. In this thesis, a filed programmable gate array (FPGA)-based closed-loop control, and a high-speed data recording system is developed for a low-power singlephase MMC prototype. In the prototype, a data-transmission scheme based on the RS485 (TIA/EIA- 485) standard exists. This protocol offers a robust solution for transmitting data over noisy environments. A direct memory access (DMA) scheme is utilized to transmit sampled data from the programmable logic (PL) to the processing subsystem (PS) in the Zynq-7000 SOC. Moreover, an asymmetric multiprocessing (AMP) mechanism was implemented on the two processor cores in the PS. The first processor controls the power transmission to and from the power grid, and the second processor runs the ethernet application to transmit sampled data to the computer using MATLAB. For the closed-loop control of this MMC prototype, a phase-locked loop (PLL), a proportional resonant (PR) current controller, and an energy control loop for capacitor voltage balancing and control are implemented. The results showed that the output power of this single-phase MMC prototype is under control and each sub-module capacitor voltage is balanced and charged to the desired value. The sampled data can be recorded from the computer through the implemented data recording system at 25.6Mbps. Moreover, a dynamic oscilloscope function is developed in MATLAB using this online data recording scheme. / Modulära multilevel-omvandlare (MMC) är den föredragna omvandlarlösningen i flexibla växelströmstransmissionssystem (FACTS) och applikationer med högspänningslikström (HVDC). Detta beror på den höga kvaliteten på spännings- och strömsignalerna, lägre totala förluster och färre problem med omkopplingsrelaterad EMI. Utan ett effektivt och snabbt dataregistreringssystem kan dock samplade data från ström- och spänningsmätkort orsaka långa latenser i styrsystemet och göra det svårt att analysera driften av MMC:er. I denna avhandling utvecklas en FPGA-baserad styrning med sluten slinga och ett höghastighetsdataregistreringssystem för en lågeffekts enfas MMCprototyp. I prototypen finns ett dataöverföringssystem baserat på standarden RS485 (TIA/EIA-485). Detta protokoll erbjuder en robust lösning för att överföra data över bullriga miljöer. Ett schema för direkt minnesåtkomst (DMA) används för att överföra samplade data från den programmerbara logiken (PL) till bearbetningsundersystemet (PS) i Zynq-7000 SOC. Dessutom implementerades en asymmetrisk multiprocessing (AMP)-mekanism på de två processorkärnorna i PS. Den första processorn styr kraftöverföringen till och från elnätet, och den andra processorn kör ethernetapplikationen för att överföra samplade data till datorn med MATLAB. För styrning med sluten slinga av denna MMC-prototyp implementeras en faslåst slinga (PLL), en proportionell resonansströmkontroller (PR) och en energikontrollslinga för balansering och kontroll av kondensatorspänning. Resultaten visade att uteffekten från denna enfasiga MMC-prototyp är under kontroll och varje undermoduls kondensatorspänning är balanserad och laddad till önskat värde. Samplade data kan spelas in från datorn genom det implementerade dataregistreringssystemet vid 25,6 Mbps. Dessutom utvecklas en dynamisk oscilloskopfunktion i MATLAB med hjälp av detta onlinedataregistreringsschema.

Page generated in 0.055 seconds