Les travaux de cette thèse portent sur l'intégration monolithique de nouvelles fonctions pour les transistors de puissance à technologie verticale et grille isolée. Les efforts se sont concentrés plus particulièrement autour de deux fonctions : l'intégration monolithique d'un dispositif d'alimentation pour le circuit de commande rapprochée, et l'intégration monolithique d'un récepteur optique nécessaire à l'isolation galvanique entre la commande rapprochée et la commande éloignée. Le mémoire de thèse se structure en trois chapitres équivalents : présentation et validation des structures, modélisation analytique des phénomènes, et enfin conception et caractérisation des dispositifs. Les champs<br />d'applications de ces travaux couvrent un large spectre, favorisant l'émergence de convertisseurs de puissance innovants, à haute densité de puissance et coût de fabrication réduit.

Les impressionnantes avancées techniques et technologiques dans les deux domaines des semiconducteurs et de l'ingénieurie logicielle ont permis aux Système sur puces (System-on-Chip "SoC") d'intégrer des applications complexes et interdépendantes. Ces progrès vont de pair avec la complexité accrue des systèmes et de leur hétérogénéité. Ainsi, les concepteurs ont été forcé à réévaluer leurs méthodes de conception et d'élever le niveau d'abstraction au niveau système en ciblant la conception de l'ensemble du SoC plutôt que des composants individuels. L'objectif de ce travail de thèse est de fournir aux concepteurs systèmes les moyens nécessaires (au niveau méthodologique et au niveau outils) pour estimer les performances du système et évaluer rapidement les décisions de conception, idéalement trés tôt dans le flot de conception. Notre contribution portera sur deux aspects principaux: (1) L'aspect conceptuel: où nous avons défini (en utilisant les concepts de métamodélisation UML) des concepts de modélisation permettant d'étudier l'effet de la gestion et du partage des ressources sur les performances globales du système (les "noeuds virtuels") . En outre, nous avons introduit le concept de "Patron de communication" pour la modélisation de l'interaction entre les éléments d'architecture afin d'assurer l'orthogonalisation des concepts de l'exécution et de la communication. (2)L'aspect simulation: Un simulateur en SystemC a été développé pour simuler les modèles UML proposés. La simulation est faite à haut niveau d'abstraction et elle est plus rapide que l'exécution en temps réel. L'approche proposée a été appliquée pour la modélisation de la couche physique du protocole de télécommunications mobile de 4ème génération (LTE, Long Term Evolution) sur un DSP muli-core produit par Freescale. Les résultats ont été validés en les comparant avec l'implémentation réelle. Thèmes clés: Modélisation et conception au niveau système, UML pour les systèmes embarqués, la gestion et le partage des ressources, la modélisation de la communication, l'estimation des performances, les systèmes de télécommunication

Ce mémoire contribue à la compréhension des problématiques liées à la cohérence des modèles experts dans un contexte de conception coopérative. Dès lors qu'au moins deux concepteurs coopèrent à un niveau technique de conception, ils partagent de nombreux objets, paramètres, informations ou morceaux de modèles. Cependant ils ne peuvent travailler toujours simultanément et des phases de travail asynchrones sont indispensables. L'objectif de notre travail est de spécifier les mécanismes nécessaires pour mettre en oeuvre des règles métier répondant aux cohérences techniques entre concepteurs. On peut imaginer lors de ces phases asynchrones un serveur espionnant l'évolution des modèles de chaque concepteur. Nous définissons des modèles de règles métiers et des mécanismes qui permettent d'évaluer si deux études parallèles divergent au delà de la simple comparaison syntaxique des modèles. Cette mesure de la divergence est alors est utilisé pour notifier en temps voulu les acteurs de la nécessité de provoquer une session de synchronisation et de négociation. Nous proposons des solutions originales pour assister ces activités de conception coopérative. Elles sont basées sur l'utilisation d'un modèle de partage qui est simultanément versionné par les différents collaborateurs. Ces versions sont analysées par des mécanismes syntaxiques et sur la base de contraintes métiers. Ces mécanismes permettent la mesure des évolutions parallèles des versions de modèles afin de communiquer aux différents concepteurs l'état de cohérence de l'environnement de conception et la nécessité de provoquer des tâches collaboratives. Au delà de cette proposition théorique, nous avons développé un démonstrateur qui valide une part des propositions avancées

Les travaux présentés dans ce manuscrit traite de l'intégration monolithiqued'une unité d'isolement galvanique optique à l'intérieur de la structure d'un transistor depuissance vertical à ffet de champ 600V. L'unité d'isolement galvanique optique est unphotodétecteur qui est responsable du transfert du signal de commande de parti une unitéde commande externe à le transistor de puissance. L'énergie nécessaire pour commuter ledispositif de puissance est fournie au moyen d'un TIA, suivie d'une commande de grille.Le mémoire de thèse se structure en quatre chapitres équivalents: Introduction et motivation:l'isolement glavanic intégrée pour les dispositifs de puissance, photodiodes intégréscompatibles (JVP) pour les interrupteurs de puissance: Modélisation et conception, IPDfabrication et la caractérisation, et les conclusions et les travaux futurs. Les résultats de cestravaux de recherche sont intéressants pour un large spectre d'applications, spécialementpour les fonctions d'alimentation entièrement intégrés avec et coût de fabrication réduitet des solutions fiables, de haut niveau galvaniques isolement qui sont compacts et rentable. / The work presented in this PhD manuscript deals with the monolithic integrationof an optical galvanic isolation unit within the vertical FET structure of a 600Vpower transistor. The optical galvanic isolation unit is a photodetector that is responsiblefor transferring the gating information signal from an external control unit to the powerswitch. The necessary energy to switch the power device is provided by means of a TIAfollowed by a gate driver. This document has four chapters: introduction and motivation:Integrated glavanic isolation for power devices, Compatible integrated phootdiodes (IPDs)for power switches: Modeling and design, IPD fabrication and characterization, and conclusionsand future work. The results of this research work are interesting for a wide rangeof applications specially as the power electronic community strives for a fully integratedpower function with lower implementation costs and reliable, high level galvanic isolationsolutions that are compact and cost effective.