Ce travail présente la conception de la partie contrôle du coprocesseur arithmétique Felin ( fonctions élémentaires intégrées). La démarche suivie repose sur des techniques garantissant les performances du circuit et menant à une génération automatique du dessin des masques. Une description structurée des algorithmes de Felin a permis de maitriser leur complexité. Cette structuration se traduit par une décomposition de la partie contrôlé en trois niveaux d'interprétation. Les trois niveaux sont réalisés à partir d'architectures microprogrammées (Rom et Pla). Selon les contraintes specifiques a chaque niveau, des optimisations fonctionnelles et topologiques ont été introduites, contribuant à l'amélioration des performances du circuit. La modélisation des solutions architecturales retenues, a mené au développement d'un "compilateur à la demande". Il est constitue d'outils générant algorithmiquement le dessin des masques des différents blocs et routages de la partie contrôlé

Étude du compilateur de PLA pour une génération automatique de partie contrôle de microprocesseurs. Cet outil accepte la description de l'algorithme d'interprétation de l'automate à travers un langage intermédiaire. La possibilité de réalisation d'un automate de Moore ou Mealy pour un même automate est une facilité importante de cet outil qui permet de générer les actions conditionnées par simplification de l'algorithme d'interprétation de l'automate. Présentation en annexe de la stratégie de conception et de prise en compte de la priorité de signaux du micro MC 6800

Bien que les techniques d'autotest intégré soient en perpétuel développement sous forme de théories et de schémas de conception, leur réalisation concrète et leur implémentation posent des problèmes cruciaux. Une stratégie d'autotest intégré est proposée dans cette thèse pour des circuits générés par compilation de silicium. Le schéma UBIST d'unification du test en-ligne et hors-ligne assure la plupart des tests nécessaires durant la vie d'un circuit intégré (test de fin de fabrication, test de maintenance, test en-ligne,...). A la base du schéma ubist se trouve le schéma self-checking (test en-ligne, pour lequel le circuit est compose de blocs fonctionnels strongly fault secure (sfs) et de contrôleurs strongly code disjoint (scd). Le but a atteindre par de tels circuits est couramment appelé le totally self-checking goal, qui consiste a détecter la première erreur survenant aux sorties du bloc fonctionnel, sous forme d'indication d'erreur sur les sorties du contrôleur. Autour de ce schéma self-checking est implémentée une structure de test, du type bilbo, assurant des phases de test hors-ligne, qui a pour objectif d'augmenter le taux de couverture des pannes multiples et de renforcer les propriétés SFS et SCD pour certains blocs fonctionnels et contrôleurs. L'unification des tests en-ligne et hors-ligne permet de tirer les avantages de chacun de ces tests, permettant une implémentation efficace d'autotest intégré. Une méthodologie de conception pour implémenter ce schéma UBIST est proposée pour des parties contrôle hiérarchiques a base de plas et des parties operatives parallèles en structure bit-slice (du type de celle du mc 68000). Ce sont les architectures cibles utilisées par le compilateur de silicium SYCO (développé au sein de l'équipe d'architecture des ordinateurs du laboratoire TIM3/IMAG). Une solution topologique efficace est proposée pour ces schémas UBIST