Sistemas em tempo real caracterizam-se como tal quando seu correto funcionamento depende não apenas do correto processamento lógico de entradas e saídas, mas também da observância de restrições temporais na geração dos sinais de saída. Assim sendo, uma das características principais de dispositivos usados em aplicações em tempo real é seu determinismo, ou seja, sua capacidade de responder, em qualquer circunstância, dentro de limites de tempo previamente determinados. Sendo esta característica um requisito básico, percebe-se a vantagem de dispor de um hardware que a incorpore. Facilitando o desenvolvimento de aplicações para esse tipo de controle, com um melhor desempenho. Visando atender esta necessidade, este trabalho apresenta uma arquitetura de hardware de baixo custo para desenvolvimento de aplicações com requisitos de tempo-real para sistemas de controle distribuído. Cada unidade de processamento da arquitetura distribuída é formada pelos seguintes elementos: • Processador principal: • Gerenciador de timer e de tarefas: responsável pela gerência de timer e interrupções, bem como pela gerência dos instantes de ativação das tarefas concorrentes e sincronização com outras unidades de processamento do sistema distribuído de automação. • Processador de comunicação: responsável pela comunicação entre tarefas, incluindo o mapeamento para o protocolo de comunicação usado no barramento industrial (como por exemplo o Profibus). • Periféricos, tais como memórias, co-processadores aritméticos, unidades de disco, etc. A principal novidade proposta é o aproveitamento do baixo custo dos microcontroladores comerciais, atribuindo funções específicas para cada um, deixando o peso computacional do sistema operacional, na sua maior parte, em processadores diferentes do responsável pelo processamento das tarefas da aplicação. Dentre as vantagens da arquitetura proposta cabe aqui mencionar: • Aumento do poder de processamento de uma Unidade de Processamento das tarefas da aplicação do usuário. • Maior facilidade em obter o determinismo temporal, característica fundamental em sistemas tempo-real distribuídos. • Possibilidade de utilização de algoritmos de escalonamento mais complexos e especializados, sem uma sobrecarga proibitiva no desempenho do sistema. Os primeiros resultados obtidos com esta arquitetura, quando comparados com o exemplo industrial utilizado, são promissores. A recepção da comunidade científica também foi positiva, fato que pode ser medido pela aceitação dos diversos artigos apresentados e/ou publicados que basearam-se na arquitetura proposta nesta dissertação, quais sejam o 4th IFAC Workshop on Algorithms and Architectures for Real-Time Control [PoPe97b], Special Section of IFAC Control Engineering Practice Journal [PoPe97c], Tercer Taller Iberoamericano de Microeletrónica y sus Aplicaciones [Souza97], Euromicro'97 Workshop on Real-Time Systems [Parisoto97], Seminário Interno do DELET e IEE [PoPe96], Revista Egatea [PoPe97a] e o XII Congresso Brasileiro de Automática [PPS98]. / This work presents a low-cost hardware architecture that enhances the performance and increases the predictability of real-time distributed systems. The proposed architecture overcomes one of the major drawbacks of conventional architectures based on a single processar: the overload imposed by operating system activities. The architecture makes use of dedicated hardware units based on low cost microcontrollers. One microcontroller takes care of functions involving the management of task scheduling and time-dependent activation. Since scheduling algorithm tasks do not compete with application tasks anymore, they can be even more sophisticated and specialized. Another microcontroller is responsible for all activities related to inter-process communication, including the execution of communication drivers. It uses the processing capability to exchange data with the network, allowing the last microcontroller to expend more time in operations associated with the user's application. Not only the overall system performance is increased but the system behavior tends to be more deterministic, a very important characteristic when developing real-time applications.

Sistemas em tempo real caracterizam-se como tal quando seu correto funcionamento depende não apenas do correto processamento lógico de entradas e saídas, mas também da observância de restrições temporais na geração dos sinais de saída. Assim sendo, uma das características principais de dispositivos usados em aplicações em tempo real é seu determinismo, ou seja, sua capacidade de responder, em qualquer circunstância, dentro de limites de tempo previamente determinados. Sendo esta característica um requisito básico, percebe-se a vantagem de dispor de um hardware que a incorpore. Facilitando o desenvolvimento de aplicações para esse tipo de controle, com um melhor desempenho. Visando atender esta necessidade, este trabalho apresenta uma arquitetura de hardware de baixo custo para desenvolvimento de aplicações com requisitos de tempo-real para sistemas de controle distribuído. Cada unidade de processamento da arquitetura distribuída é formada pelos seguintes elementos: • Processador principal: • Gerenciador de timer e de tarefas: responsável pela gerência de timer e interrupções, bem como pela gerência dos instantes de ativação das tarefas concorrentes e sincronização com outras unidades de processamento do sistema distribuído de automação. • Processador de comunicação: responsável pela comunicação entre tarefas, incluindo o mapeamento para o protocolo de comunicação usado no barramento industrial (como por exemplo o Profibus). • Periféricos, tais como memórias, co-processadores aritméticos, unidades de disco, etc. A principal novidade proposta é o aproveitamento do baixo custo dos microcontroladores comerciais, atribuindo funções específicas para cada um, deixando o peso computacional do sistema operacional, na sua maior parte, em processadores diferentes do responsável pelo processamento das tarefas da aplicação. Dentre as vantagens da arquitetura proposta cabe aqui mencionar: • Aumento do poder de processamento de uma Unidade de Processamento das tarefas da aplicação do usuário. • Maior facilidade em obter o determinismo temporal, característica fundamental em sistemas tempo-real distribuídos. • Possibilidade de utilização de algoritmos de escalonamento mais complexos e especializados, sem uma sobrecarga proibitiva no desempenho do sistema. Os primeiros resultados obtidos com esta arquitetura, quando comparados com o exemplo industrial utilizado, são promissores. A recepção da comunidade científica também foi positiva, fato que pode ser medido pela aceitação dos diversos artigos apresentados e/ou publicados que basearam-se na arquitetura proposta nesta dissertação, quais sejam o 4th IFAC Workshop on Algorithms and Architectures for Real-Time Control [PoPe97b], Special Section of IFAC Control Engineering Practice Journal [PoPe97c], Tercer Taller Iberoamericano de Microeletrónica y sus Aplicaciones [Souza97], Euromicro'97 Workshop on Real-Time Systems [Parisoto97], Seminário Interno do DELET e IEE [PoPe96], Revista Egatea [PoPe97a] e o XII Congresso Brasileiro de Automática [PPS98]. / This work presents a low-cost hardware architecture that enhances the performance and increases the predictability of real-time distributed systems. The proposed architecture overcomes one of the major drawbacks of conventional architectures based on a single processar: the overload imposed by operating system activities. The architecture makes use of dedicated hardware units based on low cost microcontrollers. One microcontroller takes care of functions involving the management of task scheduling and time-dependent activation. Since scheduling algorithm tasks do not compete with application tasks anymore, they can be even more sophisticated and specialized. Another microcontroller is responsible for all activities related to inter-process communication, including the execution of communication drivers. It uses the processing capability to exchange data with the network, allowing the last microcontroller to expend more time in operations associated with the user's application. Not only the overall system performance is increased but the system behavior tends to be more deterministic, a very important characteristic when developing real-time applications.

Sistemas em tempo real caracterizam-se como tal quando seu correto funcionamento depende não apenas do correto processamento lógico de entradas e saídas, mas também da observância de restrições temporais na geração dos sinais de saída. Assim sendo, uma das características principais de dispositivos usados em aplicações em tempo real é seu determinismo, ou seja, sua capacidade de responder, em qualquer circunstância, dentro de limites de tempo previamente determinados. Sendo esta característica um requisito básico, percebe-se a vantagem de dispor de um hardware que a incorpore. Facilitando o desenvolvimento de aplicações para esse tipo de controle, com um melhor desempenho. Visando atender esta necessidade, este trabalho apresenta uma arquitetura de hardware de baixo custo para desenvolvimento de aplicações com requisitos de tempo-real para sistemas de controle distribuído. Cada unidade de processamento da arquitetura distribuída é formada pelos seguintes elementos: • Processador principal: • Gerenciador de timer e de tarefas: responsável pela gerência de timer e interrupções, bem como pela gerência dos instantes de ativação das tarefas concorrentes e sincronização com outras unidades de processamento do sistema distribuído de automação. • Processador de comunicação: responsável pela comunicação entre tarefas, incluindo o mapeamento para o protocolo de comunicação usado no barramento industrial (como por exemplo o Profibus). • Periféricos, tais como memórias, co-processadores aritméticos, unidades de disco, etc. A principal novidade proposta é o aproveitamento do baixo custo dos microcontroladores comerciais, atribuindo funções específicas para cada um, deixando o peso computacional do sistema operacional, na sua maior parte, em processadores diferentes do responsável pelo processamento das tarefas da aplicação. Dentre as vantagens da arquitetura proposta cabe aqui mencionar: • Aumento do poder de processamento de uma Unidade de Processamento das tarefas da aplicação do usuário. • Maior facilidade em obter o determinismo temporal, característica fundamental em sistemas tempo-real distribuídos. • Possibilidade de utilização de algoritmos de escalonamento mais complexos e especializados, sem uma sobrecarga proibitiva no desempenho do sistema. Os primeiros resultados obtidos com esta arquitetura, quando comparados com o exemplo industrial utilizado, são promissores. A recepção da comunidade científica também foi positiva, fato que pode ser medido pela aceitação dos diversos artigos apresentados e/ou publicados que basearam-se na arquitetura proposta nesta dissertação, quais sejam o 4th IFAC Workshop on Algorithms and Architectures for Real-Time Control [PoPe97b], Special Section of IFAC Control Engineering Practice Journal [PoPe97c], Tercer Taller Iberoamericano de Microeletrónica y sus Aplicaciones [Souza97], Euromicro'97 Workshop on Real-Time Systems [Parisoto97], Seminário Interno do DELET e IEE [PoPe96], Revista Egatea [PoPe97a] e o XII Congresso Brasileiro de Automática [PPS98]. / This work presents a low-cost hardware architecture that enhances the performance and increases the predictability of real-time distributed systems. The proposed architecture overcomes one of the major drawbacks of conventional architectures based on a single processar: the overload imposed by operating system activities. The architecture makes use of dedicated hardware units based on low cost microcontrollers. One microcontroller takes care of functions involving the management of task scheduling and time-dependent activation. Since scheduling algorithm tasks do not compete with application tasks anymore, they can be even more sophisticated and specialized. Another microcontroller is responsible for all activities related to inter-process communication, including the execution of communication drivers. It uses the processing capability to exchange data with the network, allowing the last microcontroller to expend more time in operations associated with the user's application. Not only the overall system performance is increased but the system behavior tends to be more deterministic, a very important characteristic when developing real-time applications.

Dissertação (mestrado)—Universidade de Brasília, Faculdade de Tecnologia, Departamento de Engenharia Elétrica, 2007. / Submitted by Priscilla Brito Oliveira (priscilla.b.oliveira@gmail.com) on 2009-12-11T13:08:02Z No. of bitstreams: 1 2007_FabricioSchlag.pdf: 1044054 bytes, checksum: 8539e9a1a0ace0d4a2763de258659874 (MD5) / Approved for entry into archive by Lucila Saraiva(lucilasaraiva1@gmail.com) on 2010-01-18T20:37:19Z (GMT) No. of bitstreams: 1 2007_FabricioSchlag.pdf: 1044054 bytes, checksum: 8539e9a1a0ace0d4a2763de258659874 (MD5) / Made available in DSpace on 2010-01-18T20:37:19Z (GMT). No. of bitstreams: 1 2007_FabricioSchlag.pdf: 1044054 bytes, checksum: 8539e9a1a0ace0d4a2763de258659874 (MD5) Previous issue date: 2007-07 / Esta dissertação de mestrado apresenta o estudo de um RTOS (Real Time Operating System) para fazer parte de um sistema em chip reconfigurável podendo ser utilizado em diversas aplicações. Os componentes do sistema em chip são: processador de 32 bits, um FPGA (Field Programmable Gate Array) mapeado em memória, blocos de RF (Rádio- Freqüência) e matriz de sensores de imagem tipo APS (Active Pixel Sensor). Para a especificação e projeto do RTOS proposto foi utilizada uma solução em ambiente operacional linux (eCos) com a possibilidade de simular e validar a proposta em computador com arquitetura x86 oferecendo portabilidade a outros tipos de arquitetura com suas aplicações voltadas para sistema em chip reconfigurável. _______________________________________________________________________________________ ABSTRACT / This Master's Degree dissertation presents the study of a RTOS (Real Time Operating System) for a reconfigurable system on chip that can be used in several applications. The components of the system on chip are: a 32-bit RISC microprocessor, a memory-mapped FPGA (Field Programmable Gate Array), RF (Radio-Frequency) blocks, and an APS (Active Sensor Pixel) image sensor array. A solution in Linux Operating System (eCos) was used for the specification and project of the proposed RTOS. The developed solution was simulated and validated in a x86 computer architecture. The portability of that solution to other architectures with applications based on reconfigurable systems on chip, was also verified.

Made available in DSpace on 2014-06-11T19:30:50Z (GMT). No. of bitstreams: 0 Previous issue date: 2012-05-04Bitstream added on 2014-06-13T18:40:58Z : No. of bitstreams: 1 utida_ma_dr_ilha.pdf: 1354826 bytes, checksum: 6130b79cafcdbe010b4b1482ede44474 (MD5) / Conselho Nacional de Desenvolvimento Científico e Tecnológico (CNPq) / O problema de carregamento de contêiner consiste em carregar um número conhecido de caixas de tipos diferentes e dimensões conhecidas dentro de um contêiner, de modo a utilizar o espaco do contêiner da melhor maneira possível, ou seja, de modo a diminuir os espacos não ocupados. O problema de carregamento de contêiner e um problema NP-difícil e, portanto, muito complexo de ser resolvido de forma exata usando um modelo matemático de programacao inteira e pacotes comerciais de otimizacao baseados em técnicas tipo branch and bound. Neste trabalho e realizada a elaboracao, assim como a implementacao computacional, de dois algoritmos de otimizacao. A primeira proposta de otimizacao consiste de um algoritmo heurístico construtivo. A segunda proposta de otimizacao um algoritmo GRASP que usa, na fase construtiva, uma generalizacao do algoritmo heurístico construtivo desenvolvido neste trabalho. A metaheurística GRASP desenvolvida neste trabalho apresentou resultados promissores quando foram realizados testes usando 13 instâncias conhecidas na literatura especializada / The container loading problem is to load a known number boxes of different dimensions and known within a container, in order to use the space of the container the best way possible, ie, in order to reduce the empty spaces. The problem of container loading is NP-hard and therefore too complex to be solved using an exact mathematical model integer programming and commercial packages based on optimization techniques branch and bound type. In this work the preparation, as well as the computational implementation of two optimization algorithms. The first proposal consists of an optimization constructive heuristic algorithm. The second proposal is an optimization GRASP that uses in construction phase, a generalization of the algorithm constructive heuristic developed in this work. The GRASP developed in this work showed promising results when tests were performed using 13 known instances in the literature specialized

Orientador: Rubén Augusto Romero Lázaro / Banca: José Roberto Sanches Mantovani / Banca: Silvio Alexandre de Araujo / Banca: José Elias Claudio Arroyo / Banca: Eduardo Nobuhiro Asada / Resumo: O problema de carregamento de contêiner consiste em carregar um número conhecido de caixas de tipos diferentes e dimensões conhecidas dentro de um contêiner, de modo a utilizar o espaco do contêiner da melhor maneira possível, ou seja, de modo a diminuir os espacos não ocupados. O problema de carregamento de contêiner e um problema NP-difícil e, portanto, muito complexo de ser resolvido de forma exata usando um modelo matemático de programacao inteira e pacotes comerciais de otimizacao baseados em técnicas tipo branch and bound. Neste trabalho e realizada a elaboracao, assim como a implementacao computacional, de dois algoritmos de otimizacao. A primeira proposta de otimizacao consiste de um algoritmo heurístico construtivo. A segunda proposta de otimizacao um algoritmo GRASP que usa, na fase construtiva, uma generalizacao do algoritmo heurístico construtivo desenvolvido neste trabalho. A metaheurística GRASP desenvolvida neste trabalho apresentou resultados promissores quando foram realizados testes usando 13 instâncias conhecidas na literatura especializada / Abstract: The container loading problem is to load a known number boxes of different dimensions and known within a container, in order to use the space of the container the best way possible, ie, in order to reduce the empty spaces. The problem of container loading is NP-hard and therefore too complex to be solved using an exact mathematical model integer programming and commercial packages based on optimization techniques branch and bound type. In this work the preparation, as well as the computational implementation of two optimization algorithms. The first proposal consists of an optimization constructive heuristic algorithm. The second proposal is an optimization GRASP that uses in construction phase, a generalization of the algorithm constructive heuristic developed in this work. The GRASP developed in this work showed promising results when tests were performed using 13 known instances in the literature specialized / Doutor

Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnologico / Made available in DSpace on 2016-01-08T19:53:19Z (GMT). No. of bitstreams: 1 99227.pdf: 1448705 bytes, checksum: a068a40fabbc7b22d1abb1d08aac8dd3 (MD5) Previous issue date: 1995 / Projeto e implementação de um sistema operacional para multicomputador, fundamentado no modelo cliente-servidor, com micronúcleo distribuído e interface de programação compatível com a do sistema Unix, objetivando a exploração do paralelismo a nível de aplicações e de sistemas. Construção de um simulador multiprogramado para um multicomputador com rede de interconexão dinâmica, objetivando servir como plataforma para a implementação do sistema operacional proposto.Projeto e implementação de um sistema operacional para multicomputador, fundamentado no modelo cliente-servidor, com micronúcleo distribuído e interface de programação compatível com a do sistema Unix, objetivando a exploração do paralelismo a nível de aplicações e de sistemas. Construção de um simulador multiprogramado para um multicomputador com rede de interconexão dinâmica, objetivando servir como plataforma para a implementação do sistema operacional proposto.

Made available in DSpace on 2014-06-12T17:41:16Z (GMT). No. of bitstreams: 2 arquivo7302_1.pdf: 2770653 bytes, checksum: e3a225410ac63f71152ff38b002f09cb (MD5) license.txt: 1748 bytes, checksum: 8a4605be74aa9ea9d79846c1fba20a33 (MD5) Previous issue date: 2007 / O Software Livre deixou de ser exclusividade do meio acadêmico, apresentandose como uma opção real para a solução de problemas de mercado.  Prova disso é o uso cada vez mais freqüente no desenvolvimento de soluções customizadas e robustas em organizações públicas e rivadas. Mais do que simples redução de custos com licenças de utilização, a adoção de Software Livre possibilita desenvolvimento tecnológico, diferenciação de produtos ou serviços, independência de fornecedor único e maior segurança na execução de processos. Outro fator relevante, referese à socialização do conhecimento,  favorecido pela publicação e distribuição de códigofonte dos programas.  Essas vantagens aplicadas a Organizações Públicas servem para promover aprimoramento das ações de governo com conseqüente melhria no atendimento às demandas sociais. Esta dissertação baseada em pesquisa bibliográfica e internet,  questionário e experiência profissional   apresenta boas práticas para um modelo de migração híbrida: Software proprietário para Software Livre. A pesquisa teve um caráter exploratório, a partir da qual se deduz que as organizações públicas do Estado de Pernambuco possuem cultura de software livre. Concluise que auxiliado com conjunto de boas práticas e um bom planejamento é possível fazer a inserção de software livre nes as instituições. Concluise ainda que o modelo híbrido ( multiplataforma) de migração é a melhor maneira de se realizar a migração do software proprietário para software livre com o menor impacto cultral

Sistemas de controle industriais precisam atender a requisitos temporais para garantir seu correto funcionamento, sendo por isto considerados sistemas tempo-real. Quando tais sistemas são distribuídos, tais como redes de sensores, atuadores e controladores interligados por barramentos de campo, a comunicação desempenha um papel importante no comportamento temporal. Este trabalho propõe uma ferramenta para validar o comportamento temporal da comunicação em um protocolo de barramento de campo, o Foundation Fieldbus. A proposta inclui a especificação de requisitos e a visualização da validação. Pretende-se auxiliar a compreensão do comportamento temporal e possibilitar a depuração de sistemas tempo-real distribuídos. O sistema desenvolvido encontra-se operacional e foi validado em diversos estudos de caso, os quais são descritos no presente trabalho.

Este trabalho aborda o desenvolvimento de uma arquitetura de controle em tempo real para servoposicionadores pneumáticos, baseada em computadores pessoais (PCs). Os servoposicionadores pneumáticos são de baixo custo, leves, não poluentes e de fácil utilização. Como apresentam boa relação entre peso e força, são bastante atraentes em aplicações de robótica. Entretanto, devido a suas não linearidades, os servoposicionadores pneumáticos apresentam dificuldades em seu controle. Visando compensá-las, são desenvolvidos algoritmos de controle cada vez mais complexos, necessitando de ferramentas mais robustas quanto ao poder de processamento. Ferramentas com características necessárias para o desenvolvimento de algoritmos e para o controle em tempo real de sistemas custam caro, o que dificulta o desenvolvimento de novas tecnologias de controle de servoposicionadores pneumáticos. Este trabalho apresenta uma revisão das soluções utilizadas na construção de sistemas pneumáticos de posicionamento e daquelas adotadas no controle digital de sistemas automáticos. Descrevese o processo de construção de uma bancada experimental, e o desenvolvimento das soluções em hardware e software para o controle digital é discutido. Visando uma solução economicamente atraente, são utilizados unicamente softwares de código aberto e de livre utilização, assim como hardwares de baixo custo.Para verificar a eficiência da solução proposta, a arquitetura de controle é utilizada para realizar a identificação dos parâmetros do sistema pneumático. Dentre eles, destacam-se a vazão mássica e o atrito, informações importantes para simulação e controle do sistema. Também são utilizados controladores do tipo Proporcional-Integral-Derivativo, implementados para apoiar o estudo do desempenho da arquitetura no controle do servoposicionador pneumático.