Le travail de recherche présenté dans ce manuscrit contribue à une étude générale de la susceptibilité électromagnétique (EM) d'un transistor MOS (Metal Oxide Semiconductor) dans une gamme de fréquences allant de 10 MHz à 1 GHz. Ce composant est destiné à un usage général pour des applications analogiques et numériques. Le but principal de ce travail est d'apporter une compréhension fine des mécanismes physiques mis en jeu au sein du composant lorsque ce dernier est soumis à une agression EM injectée en mode conduit au niveau de sa grille. Notre étude porte sur l'élaboration d'un modèle physique, essentiellement basé sur les variations de charges au sein du composant électronique. Cette approche permet à la fois de comprendre le fonctionnement nominal du transistor et la modification de son comportement lors d'un dysfonctionnement. En effet, la compréhension des mécanismes physiques mis en jeu est la base de la compréhension de la susceptibilité EM. Pour mettre en œuvre ce type d'approche, nous avons choisi d'étudier un type de susceptibilité correspondant à la modification de son point de fonctionnement sous agression EM. Cette modification du point de fonctionnement peut induire un dysfonctionnement du circuit dans lequel est implanté le transistor. Le phénomène physique à l'origine duquel les signaux parasites EM modifient le point de fonctionnement d'un composant électronique est le phénomène de redressement. Ce phénomène apparaît lorsqu'une distorsion est créée au sein du composant. C'est aussi pourquoi les non-linéarités du dispositif sont directement responsables de son observation. Ainsi, pour comprendre finement et physiquement l'effet induit par une agression EM, il est nécessaire de mettre en place une méthode d'étude. Celle-ci est basée sur une mesure des formes d'onde des courants à tous les accès du transistor. En effet, la visualisation de ces courants renseigne sur l'évolution des charges au sein de la structure. De plus, une telle mesure donne accès à une large palette d'observables (valeurs moyennes des courants, distorsions des courants, valeurs crêtes des courants, etc..). Dans un premier temps, les différentes mesures des formes d'onde des courants ont été réalisées lorsqu'une impulsion de tension était appliquée sur la grille du composant avec des temps de montée variables et choisis par rapport au temps de réponse du transistor. Cela nous a permis d'approfondir la compréhension du fonctionnement transitoire fort signal du MOSFET. Dans un second temps, nous avons mesuré les courants lors de l'application d'un signal EM à la grille du composant. En support à ces mesures nous avons utilisé deux outils de calcul : analytique et numérique. La méthode analytique permet la prédiction et l'identification des grandeurs du composant mises en jeu dans le mécanisme de la modification du comportement du transistor. La méthode numérique par simulation électrique permet, quant à elle, de prédire les effets de l'agression EM. Une étape de caractérisation statique et dynamique du composant a également été nécessaire pour enrichir la compréhension des phénomènes observés et fournir les entrées au modèle. / The research work presented here contributes to an overall study of the electromagnetic (EM) susceptibility of Metal Oxide Semiconductor Field Effect Transistors (MOSFET's), in a frequency range from 10 MHz to 1 GHz. This device is used for general purpose: analog and digital applications. The main aim of this study is to provide a detailed understanding of the physical mechanisms involved in the device when the Radio-Frequency (RF) interference is superimposed on the gate terminal. Our study focuses on the development of a physical model, based essentially on the charge variations within the electronic device. This approach allows to understand its behavior with and without the RF interference. Indeed, the knowledge of the involved physical mechanisms is the basic understanding of EM susceptibility. When RF interference is superimposed on the MOSFET terminals, various susceptibility effects take place depending on RF power level, frequency and the transistor operation region. Due to the nonlinearity of the MOS current-voltage characteristics, RF excitations cause distorted drain current waveform which leads to a bias point shift. This modification of the average drain current is called rectification effect. So we developed a method to clearly understand the effect induced by the EM interference. This method is based on the measurement of the currents waveforms to all of the transistor access. In fact, these currents waveforms measurements give us information on the charge variations within the electronic device. Moreover, such a measurement provides access to a wide range of current information (average values, distortion, peak values, etc.). Initially, the different currents waveforms measurements were made when a voltage ramp was applied to the device gate with variable rise time in respect to the transistor response time. This allowed us to understand the large signal transient response of the MOSFET. Secondly, we measured the currents waveforms when an EM interference was injected to the gate terminal. In support of these measurements we used two computation tools: analytical and numerical. The analytical method allows prediction and identification of the quantities of the device involved in the modification of transistor's behavior. The numerical method allows electrical simulation to predict the effects of EM aggression. A static and dynamic characterization of the component was also necessary to understand the observed phenomenon and provide data to the electrical model.

De nos jours, les systèmes de communication sans fil et d'imagerie sont devenus indispensables. Ces applications, tant civiles que militaires, doivent avoir une sûreté de fonctionnement éprouvée, et ce dans tous les domaines dont celui de la compatibilité électromagnétique. Pourtant les circuits électroniques complexes au coeur de ces systèmes voient leur seuil de susceptibilité électromagnétique diminuer. Cette diminution est causée premièrement par une augmentation de la fréquence de fonctionnement des circuits et deuxièmement par la réduction de leurs tensions d'alimentation. Dans ce contexte, ce travail de thèse a pour but de mettre en avant les effets d'agressions électromagnétiques sur un système électronique hyperfréquence complexe en suivant une méthode de test. Le principe consiste à étudier chaque circuit du système indépendamment les uns des autres. Ces différents circuits sont ensuite associés pour former une boucle à verrouillage de phase (PLL). La susceptibilité du système global est alors étudiée. Pour ces études de susceptibilité, nous utilisons un banc de caractérisation électromagnétique en zone de champ proche. Les sondes à base de câbles coaxiaux sont caractérisées. Nous avons d'abord étudié l'effet d'un signal d'agression hyperfréquence sur le comportement d'une diode Schottky. Nous avons mis en évidence sur le système diode – ligne, des phénomènes de résonance sur les pistes du circuit imprimé. L'ensemble de cette étude nous sert d'approche préliminaire pour l'analyse de la susceptibilité de la boucle à verrouillage de phase. En suivant la méthodologie décrite précédemment nous avons pu montrer plusieurs effets d'agressions électromagnétiques sur des circuits électroniques actifs du type oscillateur, amplificateur et comparateur de phase. L'élaboration d'une hiérarchie de ces effets a permis de déterminer la contribution de chacun de ces circuits sur la susceptibilité électromagnétique du système PLL.

La prolifération des composants électroniques fait que l'étude de leur vulnérabilité face à des agressions électromagnétiques intentionnelles ou non devient de plus en plus préoccupante. Notre étude s'inscrit dans ce contexte et s'oriente plus particulièrement vers les composants numériques. Ces derniers incorporent généralement, à toutes leurs interfaces d'entrée et de sortie, des éléments de protection contre les décharges électrostatiques permettant d'éliminer tout signal se présentant avec une amplitude élevée. Cependant, les signaux perturbateurs peuvent avoir des amplitudes moindres mais des formes d'onde complexes et capables de causer des dysfonctionnements à ces composants numériques sans activer les protections. Dans ce cas, les étages d'entrée se retrouvent au premier plan et leur comportement face à ces signaux perturbateurs peut altérer la fonctionnalité globale du circuit. Ainsi, nous nous sommes proposés d'étudier et de modéliser les comportements de ces étages d'entrée face à ces types d'agressions. Une première étape a consisté à définir une plateforme d'expérimentation pour les composants numériques. Une sélection des types de composants de test a d'abord été effectuée et le choix s'est porté naturellement sur l'inverseur CMOS, car il est présent sur la quasi-totalité des étages d'entrée, et sa structure est simple et connue. Le choix de cette technologie est également dicté par sa simplicité et son omniprésence dans les équipements électroniques actuels. Différents types de signaux perturbateurs ont été appliqués à ces inverseurs CMOS afin d'observer et de relever leurs comportements typiques et particuliers. Ensuite, à partir des résultats expérimentaux, un modèle SPICE comportemental et générique des inverseurs CMOS a été créé. Différents types de modèles de composants numériques existent mais le type SPICE est le seul à expliciter leur architecture complète. En effet, pour des raisons liées aux propriétés intellectuelles, les fabricants sont généralement discrets sur les structures internes de leurs circuits intégrés. Par contre, ces modèles SPICE ne sont à priori valables que dans des limites de fonctionnement définis par les fabricants. Nous avons apporté diverses modifications à ce modèle afin d'incorporer les comportements observés en dehors des limites de fonctionnement des inverseurs CMOS. Le besoin de trouver un modèle générique a imposé d'étudier un grand nombre d'échantillons d'inverseurs CMOS de différents fabricants et de différentes familles technologies. Enfin, une synthèse des résultats de simulations et des modèles, en fonction des fabricants et des familles technologiques, a été réalisée sous forme d'un tableau récapitulatif. / The proliferation of electronic components increases the interest of investigations about their vulnerability against electromagnetic interference intentionally emitted or not. Our study falls in this context and is specifically devoted to digital devices. These devices usually include, at their input/output ports, protection elements to prevent against electrostatic discharges and all kind of signals with very high amplitude. However, the perturbating signals can have low amplitude and complex waveforms that can cause trouble to these digital devices without triggering protection elements. In this case, first stages are the front, and their behaviors against these perturbation signals can alter the good operation of the device. Thus, we propose to study and model the behaviors of these first stages against such aggressions. First of all, an experimental platform was defined for the digital devices. A selection of devices is done and CMOS inverter was naturally chosen because of its presence in almost all of the first stages of digital devices, and because its structure is simple and well known. The choice of the CMOS technology is also due to its simplicity and omnipresence in current electronic equipments. Different perturbation signals were applied to these CMOS inverters to observe and record their typical and particular behaviors. Secondly, with the experimental results, a behavioral and generic SPICE model of CMOS inverters was developed. Different models exist for digital devices, but SPICE is the only one explicitly describing their complete architecture. But, for intellectual proprieties reasons, the manufacturers are usually reluctant to share information on their devices’ internals. However, the SPICE models are only valid within some operating limits defined by manufacturers. We have brought different modifications to this SPICE model to incorporate the observed behaviors of CMOS inverters inside and outside their normal operating conditions. The generic criterion of the final model imposed to study a large number of CMOS inverters of different manufacturers and different logic families. Finally, a synthesis of models and simulation results, by manufacturer and logic family, is produced.