Les performances des algorithmes d'ordonnancement ont un impact direct sur les performances du système complet. Les algorithmes d'ordonnancement temps réel possèdent des bornes théoriques d'ordonnançabilité optimales mais cette optimalité est souvent atteinte au prix d'un nombre élevé d'événements d'ordonnancement à considérer (préemptions et migrations de tâches) et d'une complexité algorithmique importante. Notre opinion est qu'en exploitant plus efficacement les paramètres des tâches il est possible de rendre ces algorithmes plus efficaces et à coût maitrisé, et ce dans le but d'améliorer la Qualité de Service (QoS) des applications. Nous proposons dans un premier temps des algorithmes d'ordonnancement monoprocesseur qui augmentent la qualité de service d'applications hybrides c'est-à-dire qu'en situation de surcharge, les tâches à contraintes souples ont leur exécution maximisée et les échéances des tâches à contraintes strictes sont garanties. Le coût d'ordonnancement de ces algorithmes est aussi réduit (nombre de préemptions) par une meilleure exploitation des paramètres implicites et explicites des tâches. Cette réduction est bénéfique non seulement pour les performances du système mais elle agit aussi positivement sur la consommation d'énergie. Aussi nous proposons une technique associée à celle de DVFS (dynamic voltage and frequency scaling) afin de minimiser le nombre de changements de points de fonctionnement du fait qu'un changement de fréquence implique un temps d'inactivité du processeur et une consommation d'énergie. Les algorithmes d'ordonnancement multiprocesseur basés sur le modèle d'ordonnancement fluide (notion d'équité) atteignent des bornes d'ordonnançabilité optimales. Cependant cette équité n'est garantie qu'au prix d'hypothèses irréalistes en pratique du fait des nombres très élevés de préemptions et de migrations de tâches qu'ils induisent. Dans cette thèse un algorithme est proposé (ASEDZL) qui n'est pas basé sur le modèle d'ordonnancement fluide. Il permet non seulement de réduire les préemptions et les migrations de tâches mais aussi de relâcher les hypothèses imposées par ce modèle d'ordonnancement. Enfin, nous proposons d'utiliser ASEDZL dans une approche d'ordonnancement hiérarchique ce qui permet d'obtenir de meilleurs résultats que les techniques classiques.

Dans un système temps réel, les tâches doivent se terminer avant une date échéance. Pour les ordonnancer, il est nécessaire de connaître leur pire temps d'exécution. Ces systèmes gagnant en complexité, ils demandent une puissance de calcul de plus en plus grande. Pour faire face à cette demande, on peut utiliser des processeurs qui exploitent, en plus du parallélisme d'instructions, le parallélisme de tâches. C'est-à-dire qu'ils sont capables d'exécuter plusieurs tâches en parallèle. Mais la complexité de ces processeurs nuit à la prévisibilité du pire temps d'exécution des tâches. CarCore est un processeur conçu par l'équipe du professeur Ungerer de l'Université d'Augsbourg (Allemagne). Il permet l'exécution simultanée de plusieurs tâches au sein d'un même coeur. Il a été conçu pour isoler temporellement une tâche de l'influence des autres tâches qu'il exécute. Nous proposons une modélisation de ce processeur qui permet l'évaluation du pire temps d'exécution de la tâche temps réel avec des méthodes statiques. Nous mettons en évidence les deux sources de surestimation liées à notre modèle qui peuvent entraîner ponctuellement des surestimations de respectivement 1 et 3 cycles. En analysant ces sources de surestimation, nous montrons que des méthodes d'analyse statique ne semblent pas être suffisantes pour les supprimer. Nous proposons aussi une analyse de l'impact de quelques modifications du processeur sur le pire temps d'exécution estimé. Ces paramètres sont en particulier la taille de la fenêtre d'instructions et la longueur du pipeline. Pour cette dernière, nous envisageons l'ajout d'étages en 4 endroits significatifs du pipeline. Notre travail ouvre sur des perspectives comme des propositions de modification du pipeline qui permettront l'exécution de plusieurs tâches temps réel ou encore l'augmentation des performances du processeur sans que la précision de l'évaluation du pire temps d'exécution n'en souffre.

Cette thèse aborde la problématique du robot assistant et plus particulièrement les aspects décisionnels qui y sont liés. Un robot assistant est amené à interargir avec des hommes ce qui impose qu'il doit intègrer dans son processus décisionnel de haut-niveau les contraintes sociales inhérentes à un comportement acceptable par son(ses) partenaire(s) humain(s). Cette thèse propose une approche permettant de décrire de manière générique diverses règles sociales qui sont introduites dans le processus de planification du robot afin d'évaluer la qualité sociale des plans solutions et de ne retenir que le(s) plus approprié(s). Cette thèse décrit également l'implémentation de cette approche sous la forme d'un planificateur de tâches appelé HATP (Human Aware Task Planner en anglais). Enfin, cette thèse propose une validation de l'approche développée grâce à un scénario de simulation et à une mise en oeuvre sur un robot réel.

Pour répondre à des besoins toujours croissants en puissance de calcul, on a vu se multiplier depuis quelques années les études concernant les architectures parallèles. Malgré la variété des solutions proposées il existe encore une classe d'applications difficiles a exécuter en parallèle. Nous proposons dans cette thèse une architecture massivement parallèle basée sur un réseau régulier de cellules, qui ont la particularité d'être totalement asynchrones et de pouvoir communiquer entre elles grâce a un mécanisme d'acheminement de messages. Chaque cellule comprend une partie de traitement composée d'un petit microprocesseur 8 bits et sa mémoire (donnée plus programme), et une partie routage permettant d'acheminer les messages. Notre second objectif consistait a imaginer puis développer une methode de programmation adaptée a la fois a notre nouvelle architecture et a la classe d'algorithmes visée. La solution étudiée consiste a placer un graphe data flow obtenu a partir du langage lustre sur notre réseau cellulaire. Un premier prototype de ce compilateur a été réalisé, il a permis d'étudier l'importance de paramètres comme la répartition de la charge de calcul entre les cellules ou l'enchainement de l'exécution de plusieurs nœuds du graphe places sur la même cellule

Parallélisation de quelques algorithmes d'algèbre linéaire à l'aide du formalisme du graphe des taches

Ce travail propose une approche originale pour l'ordonnancement de tâches sous contraintes de temps et de ressources. Les méthodes et techniques développées s'inscrivent dans la problématique de l'"Analyse Sous Contraintes" (A.S.C.) des problèmes d'ordonnancement. Cette A.S.C. vise à caractériser les ordonnancements admissibles de manière à proposer au décideur un choix d'actions cohérentes vis-à-vis des contraintes, tout en lui offrant une certaine flexibilité face à des aléas éventuels. L'A.S.C. est décrite comme un processus d'inférence mettant en interaction une base de règles et une base de faits temporels et séquentiels représentant les caractéristiques des ordonnancements admissibles. Un logiciel (MASCOT) écrit en Prolog-II a été réalisé selon ce principe. Une nouvelle approche pour l'A.S.C. et plus particulièrement pour le raisonnement temporel sous contraintes de ressources a été développée. L'originalité de cette approche réside essentiellement dans la prise en compte du couplage temps/ressource à l'aide du concept d'intervalle temps-ressource qui conduit à utiliser un raisonnement énergétique. L'intervalle temps-ressource permet de représenter à la fois les tâches ou intervalles consommateurs et les intervalles de temps alloués sur lesquels des ressources sont disponibles, appelés intervalles fournisseurs. Le problème de l'ordonnancement de tâches amène à étudier l'interaction entre intervalles consommateurs et fournisseurs sur la base de considérations énergétiques. Le logiciel MASCOT met en jeu un processus de déduction symbolique. Ce type de déduction a été amélioré par la prise en compte de l'énergie obligatoirement consommée ou consommation obligatoire d'intervalles consommateurs sur un intervalle fournisseur. De nouvelles règles de déduction ont été écrites et intégrées dans MASCOT. D'autre part, un processus de déduction basé sur un raisonnement purement énergétique a été élaboré et implémenté (logiciel REPORT) en Prolog-II. Il utilise un autre type de déduction, la déduction numérique, qui permet d'affiner les bornes temporelles d'un intervalle fournisseur en considérant la consommation obligatoire des autres intervalles consommateurs. En d'autres termes, ces résultats consistent à actualiser des dates limites et correspondent à des conditions nécessaires d'admissibilité ; ils permettent ainsi de détecter des infaisabilités éventuelles. L'outil de modélisation utilisé est le graphe potentiels-bornes qui permet de représenter des contraintes numériques (sur la durée des tâches par exemple) et des contraintes symboliques entre intervalles. Il sert de support à un processus d'inférence par propagation numérique des contraintes.

L'objet des recherches en planification de tâches est d'élaborer des algorithmes et des représentations qui participent à l'autonomie des robots en les dotant de capacités décisionnelles. Classiquement, un plan symbolique synthétisé par un planificateur permet au robot de décider des prochaines actions qu'il doit accomplir pour satisfaire sa mission. Dans cette thèse, nous développons l'idée que les planificateurs actuels, basés sur une représentation logique du monde, ne sont pas suffisants pour traiter des missions où les contraintes de mouvements des robots et celles liées à la manipulation d'objet ne peuvent pas être ignorées à cette étape. Souvent, en robotique, la faisabilité des mouvements et des manipulations est un pré-requis à la bonne exécution d'un plan. Dans cette thèse, nous introduisons un formalisme permettant de prendre en considération ces contraintes dans le modèle utilisé par un planificateur. En nous appuyant sur des résultats issus de la planification de mouvements et de manipulations autant que sur ceux de la planification de tâches, nous proposons un nouveau planificateur capable de raisonner sur ce formalisme. Nous produisons alors des plans définissant non seulement un ordre d'actions mais également les mouvements sans collision nécessaires à son exécution. L'implémentation de ce planificateur est présentée et évaluée.

Le domaine des technologies de l'électronique et de l'informatique a subi d'importantes évolutions dans les dernières années, aussi bien du point de vue matériel que du point de vue applicatif. L'évolution matérielle est en grande partie ''tirée'' par l'augmentation de la densité d'intégration des technologies de fabrication des circuits qui peuvent maintenant mettre en \oe uvre des milliards de transistors. Cette évolution a conduit à la définition de Systems-on-Chip (SoCs) qui intègrent l'ensemble des ''composants'' matériels et logiciels nécessaires à l'exécution des applications. L'un des points importants de l'évolution applicative concerne le besoin de dynamicité afin de permettre une adaptation de l'application à son environnement d'exécution. La seule présence d'un processeur n'est pas toujours satisfaisante et des zones reconfigurables ont alors été proposées pour supporter cette dynamicité. On parle alors de RSoC (Reconfigurable System-on-Chip), ou encore de systèmes reconfigurables sur puce. La gestion efficace d'un RSoC s'est naturellement reportée à l'interface entre logiciel et matériel. Il s'agit donc de proposer aux tâches de l'application les moyens de solliciter les ressources du RSoC (de calcul, de mémorisation, de communication, etc) de façon indépendante de leur implémentation matérielle. L'embarquement d'un système d'exploitation dans ce type de systèmes s'est finalement imposé puisqu'il répond à ce besoin. Si la présence d'un OS permet de gérer des ressources relativement classiques, l'intégration de zones reconfigurables au sein d'un SoC impose de faire évoluer certains services de cet OS. Les travaux de recherche présentés sont liés à cette problématique. Trois axes seront développés : ils concernent la définition d'organisation mémoire reconfigurable et faible consommation ; l'ordonnancement et le placement de tâches au sein d'une zone reconfigurable intégrée dans un SoC et enfin les aspects modélisation qui sont de plus en plus importants dans ce domaine où l'accroissement de la complexité rend la maîtrise de la conception des systèmes de plus en plus délicate.

Ce travail de synthèse d'activités de recherches, menées entre 1998 et 2010 au sein du Laboratoire de Recherche sur le Langage de l'université Blaise Pascal, se veut une illustration de la cohérence d'une posture de chercheure pour qui l'articulation étroite de la formation et de la recherche est motivée par l'appartenance à une discipline, la didactique, envisagée comme une discipline praxéologique nécessitant des allers-retours permanents entre la théorie didactique et " l'opérationnalisation " pédagogique et technologique : il met également en avant la nécessité d'une perspective transdisciplinaire sur la problématique de l'apprentissage des langues étrangères dans des dispositifs médiatisés et, par conséquent le caractère essentiel d'un travail entre linguistes, didacticiens et informaticiens. Il défend enfin la scientificité d'une recherche dite "appliquée" avec le recours à des protocoles de recherche, des outils et des critères d'évaluation solides dans des approches qui combinent le qualitatif et le quasi-expérimental.

Force est de constater que composer des applications existantes afin d'en réutiliser tout ou une partie est une tâche complexe. Pourtant avec l'apparition quotidienne d'applications, les éditeurs d'applications ont de plus en plus besoin d'effectuer de telles compositions pour répondre à la demande croissante des utilisateurs. Les travaux existants ne traitent généralement que d'un seul point de vue : celui du "Noyau Fonctionnel" dans le domaine du Génie Logiciel, celui des Tâches" ou celui de l'"Interface Graphique" dans le domaine des Interactions Homme-Machine (IHM). Cette thèse propose une nouvelle approche basée sur un modèle d'application complet (fonctionnel, tâche et interface graphique). Elle permet à un utilisateur de naviguer entre ces différents modèles pour sélectionner des ensembles cohérents pouvant être composé par substitution. Une implémentation de cette approche a permis d'effectuer des tests utilisateurs confortant les bienfaits d'une modélisation complète.