• Refine Query
  • Source
  • Publication year
  • to
  • Language
  • 3
  • Tagged with
  • 3
  • 3
  • 3
  • 3
  • 3
  • 3
  • 3
  • 3
  • 3
  • 3
  • 3
  • 2
  • 2
  • 2
  • 2
  • About
  • The Global ETD Search service is a free service for researchers to find electronic theses and dissertations. This service is provided by the Networked Digital Library of Theses and Dissertations.
    Our metadata is collected from universities around the world. If you manage a university/consortium/country archive and want to be added, details can be found on the NDLTD website.
1

Traitement d'images en analyse de défaillances de circuits intégrés par faisceau d'électrons

Conard, Dider 11 February 1991 (has links) (PDF)
Cette thèse présente l'étude et la réalisation d'un système automatique et intégré d'analyse de défaillances de circuits VLSI par faisceau d'électrons. Le principe d'analyse consiste a comparer les images représentant en contraste de potentiel le fonctionnement interne du circuit défaillant a celles d'un circuit de référence. L'application de cette technique de test a des circuits dont la structure détaillée est inconnue, a nécessité le développement d'un outil automatique permettant d'extraire les différences de contraste sur la totalité du circuit. L'automatisation s'est heurtée aux problèmes d'alignement entre les images a comparer. Une technique de reconnaissance des formes, basée sur la détection des coins, a été mise en œuvre pour s'affranchir de ces problèmes. Ces travaux ont été valides par une étude expérimentale menée sur des microprocesseurs 68000
2

Analyse de défaillances de circuits VLSI par testeur à faisceau d'électrons

Savart, Denis 27 June 1990 (has links) (PDF)
Cette thèse concerne l'analyse de défaillances de circuits VLSI et plus particulièrement la localisation automatique de défauts sur des circuits a structure non connue a l'aide d'un testeur par faisceau d'électrons. La première partie décrit le problème du point de vue de l'analyste et conclut sur la nécessité de l'emploi des techniques de test sans contact et plus particulièrement du testeur par faisceau d'électrons. La seconde partie décrit la methode employée pour localiser une défaillance au sein d'un circuit intégré, fondée sur la comparaison de l'image en contraste de potentiel du circuit défaillant avec l'image d'un circuit identique réputé bon. Les problèmes lies a l'automatisation complète de la phase de comparaison sont ensuite détaillés et des solutions sont apportées. Les algorithmes de traitement des images sont décrits en détail; certains ayant été spécialement développés pour la nature spécifique des images de circuits intégrés (binarisation et corrélation par recherche des coins). La troisième partie décrit les deux phases expérimentales effectuées sur deux équipements différents et permet de montrer la faisabilité de la methode de comparaison et surtout la fiabilité du processus automatique. La dernière partie conclut par la nécessité de développer les applications informatisées autour de l'outil testeur par faisceau d'électrons
3

Étude de la contrôlabilité des circuits intégrés par faisceaux d'électrons

Micollet, D. 29 September 1988 (has links) (PDF)
Cette thèse propose quelques solutions au problème du développement de la contrôlabilité par faisceaux d'électrons. La première partie de ce travail passe en revue les phénomènes lies aux faisceaux d'électrons ainsi que les possibilités offertes par les faisceaux de photons. La seconde partie traite plus particulièrement du phénomène Ebic. Son étude théorique et expérimentale dans le cas d'une jonction Planar pn amène à la conclusion que la contrôlabilité requiert des énergies de faisceaux très supérieures à celles de l'observation, exigence qui induit d'importantes perturbations du faisceau. Ces dernières sont analyséss et quelques solutions proposées pour les reduire. La seconde conclusion de l'Ebic est que le faisceau ne permettra pas le contrôle du circuit dans une amplification du courant induit. La dernière partie de ce travail décrit des méthodes de conception de dispositifs MOS capables de contrôler un circuit lorsqu'ils sont actives par un faisceau. Ces méthodes sont basées sur l'assemblage de divers éléments tels que des charges ou des amplificateurs. Ces éléments sont étudiés séparément et leurs règles d'assemblage assurent la compatibilité des niveaux électriques pour une technologie donnée. Leurs essais sont rapportes en fin de travail

Page generated in 0.0743 seconds