Return to search

Etude des mécanismes affectant la fiabilité des oxydes enterrés ultra-minces et des dispositifs avancés en technologie FDSOI / Study of the mechanisms affecting the reliability of ultra-thin buried oxides and devices in FDSOI technology

Avec une introduction pour le nœud technologique 28nm, l’architecture FDSOI planaire devient une alternative intéressante pour adresser les marchés microélectroniques nécessitant une faible voire très faible consommation d’énergie. Elle se différencie principalement grâce à sa technologie de polarisation arrière, dite Back-Bias, afin de moduler la tension de seuil des transistors avec une grande efficacité. Cette modulation permet alors d’adapter le fonctionnement du circuit pour augmenter les performances ou diminuer la consommation. En plus de l’utilisation de film de SOI minces propre à l’architecture, les substrats FDSOI nécessite l’intégration d’oxydes enterrés minces afin de rendre possible la modulation de tension de seuil. Dans ce manuscrit, nous présentons une étude de la fiabilité des oxydes enterrés minces à travers un ensemble de caractérisations électriques et physico-chimiques dans le but d’évaluer leur durée de vie et l’impact de leur dégradation sur les dispositifs. Dans un premier temps, nous donnerons les éléments nécessaires à la compréhension de la dégradation des oxydes dans un contexte d’applications microélectroniques. Les phénomènes évoqués seront alors appliqués aux oxydes enterrés à travers différentes méthodes de caractérisation. Dans un second temps, nous ferons un état de l’art de la fabrication des substrats FDSOI et comparons ainsi la qualité des UTBOX à un oxyde thermique SiO2 de référence par l’intermédiaire de la mesure de charge au claquage (QBD). Plusieurs optimisations seront alors proposées et évaluées pour améliorer cette fiabilité. Ensuite, à partir d’un suivi de la dégradation du volume de l’oxyde et des interfaces, nous chercherons à expliquer le vieillissement de ces oxydes en le rattachant au modèle de percolation. Enfin, nous évaluerons la fiabilité de transistors FDSOI et mesurerons l’impact de la dégradation de l’interface arrière sur leur fonctionnement. Lors de cette étude, nous ferons une comparaison de la fiabilité entre des dispositifs non-contraints et des dispositifs intégrant un canal de silicium contraint en tension réalisés sur des substrats sSOI. Les substrats sSOI sont prévus pour être utilisés sur un nœud technologique 10nm afin d’augmenter la performance des transistors NMOS. / With his introduction on a 28nm technology node, planar FDSOI becomes an excellent architecture to address Low-Power and Ultra-Low Power applications. One of the most interesting technologies is back-bias which enables strong multi-Vth management in order to increase performance or decrease power consumption. Thus, in addition to thin silicon film, FDSOI wafers integrate thin buried oxide to enable this Back-Bias technology. This manuscript presents the study of the reliability of UTBOX thorough electrical and physical characterizations in order to evaluate their lifetime and the impact of their degradation on the devices. First, we will talk about basics of oxide reliability applied to ultra-thin buried oxides and electrical characterization tools used to monitor their wear-out. Second, we describe state-of-the-art processes for FDSOI substrate fabrication and compare the reliability of UTBOX to thermal SiO2, especially by charge-to-breakdown measurements (QBD). By this way, several optimizations have been proposed to improve this reliability. Then, we have monitored bulk oxide and interface degradation of UTBOX to understand, explain and model the wear-out mechanism evolved in the percolation model of buried oxides. Finally, we present the degradation of the back interface and the impact on the characteristics of the transistor. In this context, we also compare standard unstrained FDSOI devices with tensely-strained FDSOI devices from sSOI substrates. This substrate is planned to take part of the 10nm FDSOI technology node in order to increase the performance of NMOS transistors.

Identiferoai:union.ndltd.org:theses.fr/2016GREAT034
Date03 June 2016
CreatorsBesnard, Guillaume
ContributorsGrenoble Alpes, Cristoloveanu, Sorin, Garros, Xavier, Allibert, Frédéric
Source SetsDépôt national des thèses électroniques françaises
LanguageFrench
Detected LanguageFrench
TypeElectronic Thesis or Dissertation, Text

Page generated in 0.0025 seconds