Dans le cadre du développement de SoC (Systems-on-Chip) complexes, l'interconnexion des différent IP matériels (Intellectual Property), très distants à l'échelle d'un circuit intégré (typiquement quelques centimètres) et devant s'échanger des volumes de données parfois important, incite, pour des raisons de débit, de latence, de pertes et de consommation, l'adoption d'une méthodologie de conception adéquate pour réaliser des systèmes de plus en plus flexibles. Afin de répondre à ces nouvelles difficultés de conception, de nombreuses recherches ont fait émerger le concept de réseau optique sur puce (Optical Network-on-Chip ou ONoC).Dans cette thèse une étude détaillée d'une nouvelle architecture d'un réseau optique sur puce a été faite. La conception de ce réseau repose sur 2 paradigmes d'interconnexion: concevoir l'architecture dans le cadre d'une puce en 3D et l'empilement en plusieurs niveaux des guides d'onde optique dans la couche réseau optique sur puce. L'élément clef de cette architecture est un microrésonateur à plusieurs niveaux de guide d'onde (Si/SiO2). De ce fait, une étude détaillée sur le comportement optique de ce composant avec des modèles mathématiques et des simulations FEM a été faite dans le but d'optimiser la perte de puissance optique, le nombre des niveaux des guides d'onde empilés et la consommation d'énergie.Après avoir détaillé le fonctionnement de réseau multi-niveaux sur puce proposé "OMNoC", son protocole de routage a été étudié avec le simulateur NS-2, puis optimisé, rédiger et étudier avec C++ et l'outil Parsec Benchmark. Enfin et en tenant compte des études faites sur le comportement optique des guides d'onde et le protocole de routage, une étude desperformances comparatives avec des autres architectures a été élaborée montrant ainsi les avantages et les limites d'une telle méthodologie d'interconnexion. / The developing of complex System on Chip "SoC" interconnecting different cores IP distant in micrometer chip scale, needs important data bandwidth , low latency and the best compromise between optical power loss and crosstalk. According to that, finding new methodology design is necessary to cope to those challenges.Using centric communication becomes the mainly solution to improve communication performance in system on chip and recently many researches are focusing on Optical Network on Chip 'ONoC'.In this thesis, a novel architecture of an optical network on chip is proposed, this architecture is reposed on 2 design paradigms: ONoC based 3D chip and multilevel waveguides based ONoC. The key element of this architecture is the multilevel microresonator (Si/SiO2) which is the optical switch of the network. Optical wave behavior in different geometries have been studied using FEM method in order to find compromise between optical power loss and crosstalk. Operation mode of this ONoC called "OMNoC" is explained, routing protocol is studied using NS-2 simulator too, then optimized and developed using C++ and Benchmark tool. After that and by using FEM results and adopted routing strategy, OMNoC performances are studied and compared with other network architectures proposed in ONoC literature. In conclusion and according to performances analysis and comparisons, OMNoC could be considered as a promising network architecture which offer scalability and give a compromise between optical power loss and crosstalk.
| Identifer | oai:union.ndltd.org:theses.fr/2014CERG0692 |
| Date | 28 February 2014 |
| Creators | Channoufi, Malèk |
| Contributors | Cergy-Pontoise, École nationale d'ingénieurs de Tunis (Tunisie), Lecoy, Pierre, Attia, Rabah |
| Source Sets | Dépôt national des thèses électroniques françaises |
| Language | French |
| Detected Language | French |
| Type | Electronic Thesis or Dissertation, Text |
Page generated in 0.0016 seconds