Orientador: Furio Damiani / Tese (doutorado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação / Made available in DSpace on 2018-07-25T23:03:42Z (GMT). No. of bitstreams: 1
Franca_Eliane_D.pdf: 7476190 bytes, checksum: b8b340047557da332747a15c704c44bb (MD5)
Previous issue date: 1999 / Resumo: O objetivo deste trabalho é o desenvolvimento de um microprocessador dedicado para a simulação de circuitos ULSI ¿ Ultra Large Scale Integration, ou seja, circuitos integrados de larga escala de integração. Ele faz parte de um arranjo de processadores proposto para um sistema de simulação por hardware, denominado ABACUS, desenvolvido no DSIF/FEEC/UNICAMP. Dentro do ABACUS este microprocessador, denominado MPH ¿ Model Processing Hardware (processador de modelos) é a célula unitária de um arranjo de microprocessadores. A arquitetura do MPH é formada pelos seguintes blocos: registros de entrada e saída, memória para armazenamento do programa de descrição do modelo ¿ UMA; memória para dados e resultados da simulação ¿ MEL; controle microprogramado e Unidade Aritmética e Lógica em ponto flutuante para 32 bits. Por apresentar uma arquitetura microprogramada, encontra aplicabilidade em outros sistemas dedicados tais como: satélite para previsão do tempo, robótica, redes neurais, hardware evolutivo, etc. O projeto foi descrito em linguagem VHSIC ¿ (Very High Speed Integrated Circuits) Hardware Description Language e simulado em ambiente Mentor Graphics / Abstract: The aim of this work is the development of a custom microprocessor to simulate ULSI ¿ Ultra Large Scale Integration circuits. It is part of an array of processors proposed as a system for circuit simulation by Hardware, named ABACUS. Inside the ABACUS, the microprocessor, named MPH ¿ Model Processing Hardware (model processor), is the basic cell of the microprocessor array. The architecture of the MPH is composed by: input and output registers, memory to store the program of description model ¿ UMA; a memory for the storage of simulation data and results ¿ MEL; microprogramed control and Arithmethic and Logic Unit in 32 bits floating point. As its architecture is microprogrammed it can be employed in other custom systems like: time prevision satellite, robotics, neural networks, evolvable hardware and so on. The design has been descibed in VHDL language ¿ VHSIC Hardware Description Language and simulated in Mentor Graphics enviroment / Doutorado / Eletronica e Comunicações / Doutor em Engenharia Elétrica
| Identifer | oai:union.ndltd.org:IBICT/oai:repositorio.unicamp.br:REPOSIP/260785 |
| Date | 16 December 1999 |
| Creators | França, Eliane |
| Contributors | UNIVERSIDADE ESTADUAL DE CAMPINAS, Damiani, Furio, 1943-2016, Pereira, Jose Carlos, Marranghello, Norian, Oliveira, Jose Raimundo, Madrid, Marconi Kohm |
| Publisher | [s.n.], Universidade Estadual de Campinas. Faculdade de Engenharia Elétrica e de Computação, Programa de Pós-Graduação em Engenharia Elétrica |
| Source Sets | IBICT Brazilian ETDs |
| Language | Portuguese |
| Detected Language | Portuguese |
| Type | info:eu-repo/semantics/publishedVersion, info:eu-repo/semantics/doctoralThesis |
| Format | 1v (paginação irregular) : il., application/pdf |
| Source | reponame:Repositório Institucional da Unicamp, instname:Universidade Estadual de Campinas, instacron:UNICAMP |
| Rights | info:eu-repo/semantics/openAccess |
Page generated in 0.0022 seconds