Return to search

Modelagem e valida??o de redes intrachip atrav?s de s?ntese comportamental

Made available in DSpace on 2015-04-14T14:48:59Z (GMT). No. of bitstreams: 1
402108.pdf: 3755135 bytes, checksum: 7d348d529638f63dbd140311e4213857 (MD5)
Previous issue date: 2007-10-31 / A crescente demanda pela redu??o do time-to-market para SoCs (System-on-chip) leva a mudan?as essenciais na maneira como esses sistemas s?o concebidos. Um dos componentes cr?ticos em qualquer SoC ? a arquitetura interna de comunica??o entre m?dulos do sistema. Tradicionalmente, estas s?o implementadas como arquiteturas de comunica??o baseadas em barramentos. Contudo, a medida que a complexidade de SoCs cresce com a evolu??o tecnol?gica, barramentos apresentam crescentes limita??es com rela??o a escalabilidade, consumo de pot?ncia e paralelismo. Devido a estas limita??es, estruturas do tipo redes intrachip ou NoCs (Networks-on-Chip) t?m ganho crescente destaque como forma de permitir superar as limita??es derivadas do uso de barramentos em SoCs. Tais redes ampliam o espa?o de solu??es de projeto de estruturas de comunica??o intrachip e trazem como vantagem largura de banda escal?vel de forma mais sistem?tica, o uso de conex?es ponto a ponto curtas com menor dissipa??o de pot?ncia e a capacidade de facilmente definir o grau de paralelismo da comunica??o. O processo de projeto de NoCs tem sido alvo de esfor?os da ind?stria e do meio acad?mico e este trabalho contribui com a avalia??o de um processo de projeto que est? retomando for?a com ferramentas comerciais, a s?ntese comportamental. O processo de projeto avaliado aqui, especificamente aquele ao qual d? suporte o ambiente Cynthesizer da FORTE Design Systems, n?o foi concebido para dar suporte ao projeto de arquiteturas de comunica??o intrachip e n?o possui associados arcabou?os de projeto para tal tarefa. No entanto, a facilidade de modelagem dessas estruturas mostrou-se atraente para realizar tal avalia??o. Para tanto, foram escolhidos estudos de caso de NoCs com topologia toro 2D bidirecionais, pouco exploradas na literatura. Como contribui??es deste trabalho cita-se a avalia??o da s?ntese comportamental para o projeto de NoCs e a adapta??o de algoritmos livres de (deadlocks) da literatura. Tais algoritmos foram propostos para redes de topologia malha e para toro unidirecional, e neste trabalho realizaram-se adapta??es para uso destes em redes toro bidirecionais. Como resultado da avalia??o, conclui-se que o estado da arte da s?ntese comportamental ainda precisa avan?ar e incluir processos para a gera??o e otimiza??o de arquiteturas de comunica??o intrachip. Os resultados obtidos s?o significativamente inferiores ?queles derivados de codifica??o direta no estilo RTL em termos de ?rea e velocidade, mesmo depois de aplicado esfor?os significativos de otimiza??o de c?digo e explora??o do espa?o de projeto. Este trabalho demonstrou, contudo um fator positivo da s?ntese comportamental, qual seja a facilidade de modelagem e avalia??o de algoritmos de roteamento

Identiferoai:union.ndltd.org:IBICT/oai:tede2.pucrs.br:tede/5021
Date31 October 2007
CreatorsDisconzi, Rosana Perazzolo
ContributorsCalazans, Ney Laert Vilar
PublisherPontif?cia Universidade Cat?lica do Rio Grande do Sul, Programa de P?s-Gradua??o em Ci?ncia da Computa??o, PUCRS, BR, Faculdade de Inform?ca
Source SetsIBICT Brazilian ETDs
LanguagePortuguese
Detected LanguagePortuguese
Typeinfo:eu-repo/semantics/publishedVersion, info:eu-repo/semantics/masterThesis
Formatapplication/pdf
Sourcereponame:Biblioteca Digital de Teses e Dissertações da PUC_RS, instname:Pontifícia Universidade Católica do Rio Grande do Sul, instacron:PUC_RS
Rightsinfo:eu-repo/semantics/openAccess
Relation1974996533081274470, 500, 600, 1946639708616176246

Page generated in 0.0019 seconds