Submitted by Setor de Tratamento da Informa??o - BC/PUCRS (tede2@pucrs.br) on 2016-05-03T16:50:54Z
No. of bitstreams: 1
TES_MATHEUS_TREVISAN_MOREIRA_COMPLETO.pdf: 12630678 bytes, checksum: 24f95d03626ea6a376f29220bb4e1177 (MD5) / Made available in DSpace on 2016-05-03T16:50:54Z (GMT). No. of bitstreams: 1
TES_MATHEUS_TREVISAN_MOREIRA_COMPLETO.pdf: 12630678 bytes, checksum: 24f95d03626ea6a376f29220bb4e1177 (MD5)
Previous issue date: 2016-01-14 / Coordena??o de Aperfei?oamento de Pessoal de N?vel Superior - CAPES / Conselho Nacional de Pesquisa e Desenvolvimento Cient?fico e Tecnol?gico - CNPq / Funda??o de Amparo ? Pesquisa do Estado do Rio Grande do Sul - FAPERGS / For decades now, the synchronous paradigm has been the major choice of the industry
for building integrated circuits. Unfortunately, with the development of semiconductor
industry, power budgets got tighter and delay uncertainties increased, making synchronous
design a complex task. Some of the reasons behind that are the increase in process variability, the losses in wire performance and the uncertainties in the operating condition of devices. These and other factors significantly impact transistor electrical characteristics, making it more complicated to meet timing closure in synchronous systems and compromising power efficiency. The asynchronous paradigm emerges as an efficient alternative to current design approaches, given its inherent high robustness against delay variations and suitability to low-power and high-performance design. However, while a major segment of the design automation industry was developed to support synchronous design, currently, design automation for asynchronous circuits is limited, to say the least. Furthermore, basic components for semi-custom design approaches, typically available in standard cell libraries were optimized to target synchronous implementations and those necessary to support asynchronous design were also left behind. This Thesis proposes new techniques to optimize asynchronous design, from cell to system level. We start by analyzing and optimizing basic components for asynchronous design and then propose new manners of implementing them at the transistor level. The proposed optimizations and novel components allow better exploring power, delay and area trade-offs, providing a guideline for asynchronous designers. We then explore how to design these components as cells for building a library to support semi-custom design. To that extent, we propose a completely automated flow for designing such libraries. This flow comprises transistors sizing and electrical characterization tools, developed in this Thesis, and a layout generation tool, developed by a fellow research group. We also provide a freely available library, designed with the flow, with hundreds of components that were extensively
validated with post-layout simulations. Using this library we devised new templates
for designing asynchronous circuits at the system level, exploring an automated synthesis
solution and expanding design space exploration. Compared to a similar state-of-the-art solution, our latest template provides almost twice better energy efficiency and comprises an original automated method for technology mapping and synthesis optimizations. The contributions of this Thesis allowed the construction of an infrastructure for building asynchronous designs, paving the way to explore their usage to solve contemporary and future challenges in integrated circuit design. / O paradigma s?ncrono foi, por d?cadas, a principal escolha da ind?stria para o
projeto de circuitos integrados. Infelizmente, com o desenvolvimento da ind?stria de semicondutores,
restri??es de projeto relativas ? pot?ncia de um circuito e incertezas de atrasos
aumentaram, dificultando o projeto s?ncrono. Alguns dos motivos para isso s?o o aumento
na variabilidade dos processos de fabrica??o de dispositivo, as perdas de desempenho relativas
em fios e as incertezas temporais causadas por variabilidades nas condi??es operacionais
de dispositivos. Dessa forma, o paradigma ass?ncrono surge como uma alternativa,
devido ? sua robustez contra varia??es temporais e suporte ao projeto de circuitos de alto
desepenho e baixo consumo. Entretanto, grande parte da ind?stria de ferramentas de automa??o
de projeto eletr?nico foi desenvolvida visando o projeto de circuitos s?ncronos e atualmente
o suporte a circuitos ass?ncronos ? consideravelmente limitado. Esta Tese prop?e
novas t?cnicas de projeto para otimizar circuitos ass?ncronos, desde o n?vel de c?lulas ao n?vel
de sistema. Come?amos analisando e otimizando componentes b?sicos para o projeto
desses circuitos e depois apresentamos novas solu??es para implement?-los no n?vel de
transistores. As otimiza??es propostas permitem uma melhor explora??o dos par?metros
desses circuitos, incluindo pot?ncia, atraso e ?rea. Em um segundo momento, exploramos
o uso desses componentes como c?lulas para a gera??o de uma biblioteca de suporte ao
projeto semi-dedicado de circuitos ass?ncronos. Nesse contexto, propomos um fluxo completamente
automatizado para projetar tais bibliotecas. O fluxo compreende ferramentas
de dimensionamento de transistores e caracteriza??o el?trica, desenvolvidas nesta Tese,
e uma ferramenta de projeto de leiaute, desenvolvida por um grupo de pesquisa parceiro.
Esse trabalho tamb?m apresenta uma biblioteca aberta, com centenas de componentes
validados extensivamente atrav?s de simula??es p?s-leiaute. Al?m disso, usando essa biblioteca desenvolvemos novos templates para o projeto de circuitos ass?ncronos no n?vel
de sistema, propondo um fluxo autom?tico para s?ntese e mapeamento tecnol?gico. Comparado
a uma solu??o ass?ncrona no estado da arte, nosso mais novo template apresenta
uma efici?ncia energ?tica quase duas vezes maior. As contribui??es desta Tese permitiram
a constru??o de uma infraestrutura para o projeto de circuitos ass?ncronos, abrindo caminho
para a explora??o do uso de templates ass?ncronos para solucionar problemas modernos e
futuros no projeto de circuitos integrados.
| Identifer | oai:union.ndltd.org:IBICT/oai:tede2.pucrs.br:tede/6635 |
| Date | 14 January 2016 |
| Creators | Moreira, Matheus Trevisan |
| Contributors | Calazans, Ney Laert Vilar, Beerel, Peter A. |
| Publisher | Pontif?cia Universidade Cat?lica do Rio Grande do Sul, Programa de P?s-Gradua??o em Ci?ncia da Computa??o, PUCRS, Brasil, Faculdade de Inform?tica |
| Source Sets | IBICT Brazilian ETDs |
| Language | English |
| Detected Language | English |
| Type | info:eu-repo/semantics/publishedVersion, info:eu-repo/semantics/doctoralThesis |
| Format | application/pdf |
| Source | reponame:Biblioteca Digital de Teses e Dissertações da PUC_RS, instname:Pontifícia Universidade Católica do Rio Grande do Sul, instacron:PUC_RS |
| Rights | info:eu-repo/semantics/openAccess |
| Relation | 1974996533081274470, 600, 600, 600, 600, 600, 600, -3008542510401149144, 3671711205811204509, 2075167498588264571, -2555911436985713659, -3614735573891122254 |
Page generated in 0.0027 seconds