Made available in DSpace on 2015-04-14T13:56:16Z (GMT). No. of bitstreams: 1
412872.pdf: 5822459 bytes, checksum: 92433e5505b06d2b251a2d0c943d8652 (MD5)
Previous issue date: 2009-03-31 / Atualmente, grande parte dos equipamentos eletr?nicos utilizam circuitos s?ncronos que s?o controlados por um sinal de rel?gio (clock ) global. Este sinal estabelece o exato momento em que os registradores devem capturar os dados e assim, sincroniza as opera??es do sistema. Contudo, este tipo de circuito pode apresentar uma s?rie de problemas como, por exemplo, grande sensibilidade ao ru?do, al?m de apresentar altos ?ndices de emiss?o eletromagn?tica e por conseguinte, afetar outros circuitos vizinhos com este tipo de ru?do. Neste contexto, os circuitos ass?ncronos surgem como uma alternativa extremamente vi?vel e interessante no que diz respeito ao projeto de sistemas intrinsicamente mais robustos ao ru?do. Entretanto, o uso de circuitos ass?ncronos em larga escala ? nitidamente limitado pela maior complexidade de projeto e principalmente pela inexist?ncia de ferramentas CAD capazes de darem suporte a todas as fases de desenvolvimento dos mesmos e a necessidade de mudan?a de paradigmas por parte dos projetistas. Assim, o presente trabalho tem como principal objetivo comparar sistemas s?ncronos com ass?ncronos gerados a partir de uma dada t?cnica de dessincroniza??o de forma a estabelecer a robustez associada a cada um dos circuitos. Esta t?cnica de dessincroniza??o, desenvolvida em 2004 representa uma grande refer?ncia na ?rea de projeto de circuitos ass?ncronos. Ela ? baseada no uxo de projeto de circuitos s?ncronos e representa uma solu??o bastante simples, capaz de gerar circuitos ass?ncronos a partir de descri??es s?ncronas. Al?m disso, esta t?cnica pode ser implementada atrav?s do uso de ferramentas de CAD convencionais j? existentes no mercado. Finalmente, para validar a t?cnica de dessincroniza??o acima mencionada, foram realizados v?rios experimentos de inje??o de falhas atrav?s do uso de interfer?ncia eletromagn ?tica (EMI) irradiada e conduzida de acordo com as normas IEC 62.132-2 e IEC 61.004-29. A plataforma de ensaios utilizada foi projetada e desenvolvida pela equipe do Laborat?rio SiSC (Sistemas, Sinais e Computa??o) da PUCRS. Sobre esta plataforma, uma placa SMD com seis camadas contendo v?rios FPGAs e l?gica de controle, duas vers?es distintas do processador (softcore) DLX foram mapeadas em FPGA e o programa aplicativo carregado em mem?ria BRAM. A an?lise dos resultados obtidos durante os experimentos de inje??o de falhas indica que a t?cnica proposta ? capaz de gerar e cientemente circuitos ass?ncronos e que estes, quando expostos a EMI, s?o sem d?vida mais robustos do que os circuitos s?ncronos.
| Identifer | oai:union.ndltd.org:IBICT/oai:tede2.pucrs.br:tede/3017 |
| Date | 31 March 2009 |
| Creators | Cristofoli, Lu?s Fernando Stiborski |
| Contributors | Vargas, Fabian Luis |
| Publisher | Pontif?cia Universidade Cat?lica do Rio Grande do Sul, Programa de P?s-Gradua??o em Engenharia El?trica, PUCRS, BR, Faculdade de Engenharia |
| Source Sets | IBICT Brazilian ETDs |
| Language | Portuguese |
| Detected Language | Portuguese |
| Type | info:eu-repo/semantics/publishedVersion, info:eu-repo/semantics/masterThesis |
| Format | application/pdf |
| Source | reponame:Biblioteca Digital de Teses e Dissertações da PUC_RS, instname:Pontifícia Universidade Católica do Rio Grande do Sul, instacron:PUC_RS |
| Rights | info:eu-repo/semantics/openAccess |
| Relation | 207662918905964549, 500, 600, -655770572761439785 |
Page generated in 0.0015 seconds