L’utilisation diversifiée des dispositifs de l’électronique de puissance est une conséquence des avancées fulgurantes dans la compréhension théorique de la physique des semi-conducteurs. L’approche applicative se traduit par la conception de modules de puissance au sein desquels sont implantées des puces semi-conductrices. Les densités de puissance injectées dans ces composants ne cessent d’accroitre et les seuils d’intégration sont également toujours repoussés dans le sillage de la conception de systèmes à encombrement réduit. Dès lors, la gestion des contraintes, notamment électrothermiques, est devenue un challenge majeur dans l’utilisation des systèmes de l’électronique de puissance. L’environnement sévère résultant des profils de température contraignants fait qu’une attention particulière est portée sur les aspects de fiabilité des dispositifs. Les stratégies de suivi de l’état de santé des modules et les méthodes de caractérisation des assemblages de puissance nécessitent l’estimation de la température des puces semi-conductrices.Diverses méthodes sont aujourd’hui mises en œuvre afin d‘estimer la température des composants semi-conducteurs ; cette dernière étant assimilée à une température de jonction virtuelle Tjv, caractéristique de la zone active des puces semi-conductrices. Les paramètres électriques thermosensibles (PETS) sont largement utilisés afin d’estimer la température de jonction de ces puces. La problématique de la représentativité de ces PETS n’est toutefois pas suffisamment adressée dans la littérature scientifique. Il est par conséquent nécessaire de mettre au point des moyens et méthodes complémentaires afin d’évaluer des paramètres thermosensibles, notamment dans les conditions de fonctionnement des composants au sein des convertisseurs de l’électronique de puissance.Dans le cadre de nos travaux de thèse, nous avons réalisé une puce semi-conductrice instrumentée qui offre la possibilité de mener de manière simultanée une mesure de température avec un PETS et un capteur résistif. Les procédés classiques de la microélectronique sont adaptés à l’électronique de puissance pour la réalisation de cet outil de validation des PETS. Les capteurs résistifs sont implémentés à la surface de composants de puissance du commerce (Diodes, IGBTs) ; ces composants instrumentés sont par la suite intégrés dans des modules de puissance. Une campagne expérimentale est menée en dernier lieu pour valider le bon fonctionnement des capteurs sur la base d’une comparaison de mesures de température par thermographie infrarouge et avec un PETS dédié. / The fast-paced advancements in the understanding of semiconductor theoretical basis lead to the conception of diversified power electronic devices. In the field of power electronics, the efficiency of those devices is strongly linked to high power rates and full integration trends that guide the design process of converters. Consequently, electrothermal constraints management is gaining importance when it comes to the reliability aspect of power systems. The key parameter that needs to be monitored during converter lifetime is the junction temperature of semi-conductor components.Many methods are used to estimate the junction temperature of semi-conductor chips embedded into power converters. That parameter is usually defined as a virtual junction temperature Tjv which reflects the temperature of the active parts of power chips. Among those approaches, ThermoSensitive Electrical Parameters (TSEPs) are widely employed. Nonetheless, the representativeness of TSEPs is not fully addressed in the scientific literature. It is therefore mandatory to investigate this aspect using new additional methods to validate the temperature measurements performed thanks to TSEPs, especially under the converter’s conditions of use.As part of our work, a new temperature measurement tool dedicated to TSEPs validation is designed. Microelectronic conventional processes are adapted in order to develop a power instrumented chips (Diodes, IGBTs) with integrated temperature sensor. It makes possible simultaneous junction temperature measurements using a TSEP and the on-chip resistive detector. The experimental validation results are performed using instrumented power modules and infrared thermography.
| Identifer | oai:union.ndltd.org:theses.fr/2017GREAT087 |
| Date | 11 December 2017 |
| Creators | Ka, Ibrahima |
| Contributors | Grenoble Alpes, Avenas, Yvan |
| Source Sets | Dépôt national des thèses électroniques françaises |
| Language | French |
| Detected Language | French |
| Type | Electronic Thesis or Dissertation, Text |
Page generated in 0.0027 seconds