Ένα από τα βασικά μειονεκτήματα που παρουσιάζει ο σχεδιασμός και η υλοποίηση LDPC αποκωδικοποιητών είναι η μεγάλη πολυπλοκότητα που παρουσιάζεται σε επίπεδο υλικού εξαιτίας της εσωτερικής διασύνδεσης των μονάδων επεξεργασίας δεδομένων.H αρχιτεκτονική που επιτυγχάνει το μέγιστο επίπεδο παραλληλότητας και κατά συνέπεια είναι πολύ αποδοτική όσον αφορά την ταχύτητα αποκωδικοποίησης, δεν χρησιμοποιείται συχνά εξαιτίας της πολυπλοκότητας του υλικού λόγω των πολλαπλών κυκλωμάτων διασύνδεσης που απαιτεί. Στην παρούσα διπλωματική εργασία προτείνεται μια νέα αρχιτεκτονική για το δίκτυο διασύνδεσης ενώ παράλληλα έχει υλοποιηθεί και ένας αλγόριθμος για την αποδοτική τοποθέτηση των επεξεργαστικών μονάδων σε αυτό το δίκτυο. Επίσης έχει μελετηθεί και η επίδραση μειωμένης μετάδοσης πληροφορίας σε κάθε επανάληψη του αλγορίθμου αποκωδικοποίησης.Το περιβάλλον που χρησιμοποιήθηκε για την εξομοίωση και την παραγωγή των αποτελεσμάτων είναι η πλατφόρμα της Matlab. Η προτεινόμενη αρχιτεκτονική υλοποιήθηκε και εξομοιώθηκε σε κώδικες LDPC που αποτελούν μέρος του προτύπου DVB - S2 (Digital Video Broadcasting).Το συγκεκριμένο πρότυπο, εκτός των άλλων, καθορίζει και τις προδιαγραφές των κωδίκων LDPC που χρησιμοποιούνται κατά την κωδικοποίηση και αποκωδικοποίηση δεδομένων σε συστήματα ψηφιακής δορυφορικής μετάδοσης. Τα αποτελέσματα των εξομοιώσεων σχετίζονται με την πολυπλοκότητα της προτεινόμενης αρχιτεκτονικής σε υλικό αλλά και της απόδοσης (ταχύτητα αποκωδικοποίησης) και συγκρίνονται με την βασική πλήρως παράλληλη αρχιτεκτονική. / One of the main disadvantages of the design and implementation of LDPC decoders is the
great complexity presented at the hardware level because of the internal interconnection of
processing units. The fully parallel architecture that achieves the maximum level of
parallelism and hence is very efficient in terms of speed decoding is not used often
because of the hardware complexity due to the multiple interface circuits required.
This MSc thesis proposes a new architecture for the network interface and also introduces
an algorithm for the efficient placement of the processing units in this network. In addition
to that, a modified version of the decoding algorithm has been implemented. The relative
advantage of this algorithm is that in each iteration only a percentage of the processing
units exchange information with each other. That approach further reduces the hardware
complexity and power usage.
The environment used to simulate and produce the results is Matlab. The proposed
architecture is implemented and simulated in LDPC codes that are part of the standard
DVB - S2 (Digital Video Broadcasting). This standard, among other things, determines
the specifications of the LDPC codes used in the channel encoding and decoding process
in digital satellite transmission systems. The results of the simulations related to the
complexity of the proposed architecture in hardware and performance (decoding speed)
are compared with the fully parallel architecture.
| Identifer | oai:union.ndltd.org:upatras.gr/oai:nemertes:10889/4414 |
| Date | 16 June 2011 |
| Creators | Διακογιάννης, Αρτέμιος |
| Contributors | Αντωνακόπουλος, Θεόδωρος, Diakogiannis, Artemios, Αλεξίου, Γεωργίος, Μπερμπερίδης, Κωνσταντίνος, Αντωνακόπουλος, Θεόδωρος |
| Source Sets | University of Patras |
| Language | gr |
| Detected Language | Greek |
| Type | Thesis |
| Rights | 0 |
| Relation | Η ΒΚΠ διαθέτει αντίτυπο της διατριβής σε έντυπη μορφή στο βιβλιοστάσιο διδακτορικών διατριβών που βρίσκεται στο ισόγειο του κτιρίου της. |
Page generated in 0.0017 seconds