Return to search

TÉCNICAS PARA REDUÇÃO DE CONSUMO EM CONVERSORES ANALÓGICO-DIGITAIS POR APROXIMAÇÃO SUCESSIVA E COMPARTILHAMENTO DE CARGA / TECHNIQUES FOR POWER REDUCTION IN SUCCESSIVE APPROXIMATION CHARGE SHARING ANALOG-TO-DIGITAL CONVERTERS

Conselho Nacional de Desenvolvimento Científico e Tecnológico / New trends and emerging technologies motivate the design of analog-to-digital
converters (ADCs) which must fit in increasingly constrained environments. Within
this context, one design metric which is constantly forced towards reduction is the
power consumption, leading the designers to come up with improvements in both the
architecture and circuit levels. This work aims to push forward the energy efficiency of
the successive approximation charge sharing ADC, which is a relatively new and unexplored
architecture. Therefore, three complete ADCs are designed throughout this
work, each one bringing novelties that help decreasing the power consumption. The
techniques devised here include novel manners of dealing with the tracking of the input
signal and a circuit to reduce power drained in the pre-charge cycle. Also, three different
architectures of digital controller for this ADC topology are designed. Moreover,
a novel bootstrapping switch circuit is presented, which provides lower devices-count
and a extremely high energy efficiency. / As novas tendências e tecnologias emergentes motivam o projeto de conversores
analógico-digitais (ADCs) que precisam suprir especificações cada vez mais restritivas.
Nesse contexto, uma métrica de projeto que é constantemente forçada em direção à
redução é o consumo de potência, fato esse que leva à concepção de melhorias tanto
em nível arquitetural como em nível de circuito elétrico. Este trabalho tem como objetivo
elevar a eficiência energética dos ADCs por aproximações sucessivas e compartilhamento
de carga, visto que essa é uma arquitetura relativamente nova e inexplorada.
Portanto, três ADCs completos são projetados ao longo deste trabalho, e cada um traz
inovações que ajudam a reduzir o consumo de potência. As técnicas concebidas aqui
incluem maneiras novas de efetuar a captura do sinal de entrada e um circuito para
reduzir a potência drenada no ciclo de pré-carga. Além disso, três arquiteturas diferentes
de controlador digital para essa topologia de ADC são expostas. Mais, um novo
circuito de chave com bootstrapping é apresentado, o qual apresenta um número de
dispositivos menor e uma eficiência energética extremamente alta.

Identiferoai:union.ndltd.org:IBICT/oai:repositorio.ufsm.br:1/5391
Date16 March 2012
CreatorsKuntz, Taimur Gibran Rabuske
ContributorsRodrigues, Cesar Ramos, Prior, Cesar Augusto, Susin, Altamiro Amadeu
PublisherUniversidade Federal de Santa Maria, Programa de Pós-Graduação em Informática, UFSM, BR, Ciência da Computação
Source SetsIBICT Brazilian ETDs
LanguagePortuguese
Detected LanguagePortuguese
Typeinfo:eu-repo/semantics/publishedVersion, info:eu-repo/semantics/masterThesis
Formatapplication/pdf
Sourcereponame:Repositório Institucional da UFSM, instname:Universidade Federal de Santa Maria, instacron:UFSM
Rightsinfo:eu-repo/semantics/openAccess
Relation100300000007, 400, 500, 300, 300, 300, 6d4e0840-8bbb-4c32-84aa-4ddf1e8b1f47, 40f7ae5a-ffbd-4ede-a487-c073279201fb, 08747619-ec69-4090-9201-bf8044902828, b7bdee4b-469a-4a0a-9454-2f4f615fc180

Page generated in 0.0021 seconds