En el presente trabajo de tesis se desarrolla el diseño de un amplificador de
instrumentación CMOS de 180 nm basado en un par diferencial complementario en
sistemas de adquisición de señales neuronales. Estas señales pueden poseer una
magnitud en el rango de microvoltios a decenas de milivoltios, con una frecuencia
de hasta 10 kHz. La topología utilizada es fully differential de dos etapas, basado en
un par diferencial complementario. Además, se incluye una etapa AC-coupled para
reducir el offset del electrodo. Se hace énfasis en obtener un amplificador que disipe
baja potencia y de bajo ruido referido a la entrada, siendo este último requerimiento
establecido en ser menor o igual a 5 μVRMS. Se emplea la tecnología TSMC 180 nm
en el software Virtuoso de Cadence, donde se realiza el diseño y la simulación del
trabajo. Se emplea una fuente de alimentación de 1.2 V. Los resultados de la
simulación muestran una ganancia en lazo abierto de 105.87 dB, una ganancia en
lazo cerrado de 40 dB, un margen de fase de 88.0417º y un ruido referido a la entrada
de 4.047 μVRMS.
| Identifer | oai:union.ndltd.org:PUCP/oai:tesis.pucp.edu.pe:20.500.12404/26653 |
| Date | 07 December 2023 |
| Creators | Bravo Pacheco, Diego Alessandro |
| Contributors | Saldaña Pumarica, Julio César |
| Publisher | Pontificia Universidad Católica del Perú, PE |
| Source Sets | Pontificia Universidad Católica del Perú |
| Language | Spanish |
| Detected Language | Spanish |
| Type | info:eu-repo/semantics/bachelorThesis |
| Format | application/pdf, application/pdf |
| Rights | info:eu-repo/semantics/openAccess, Atribución 2.5 Perú, http://creativecommons.org/licenses/by/2.5/pe/ |
Page generated in 0.0118 seconds