El presente trabajo consiste en el diseño de un amplificador diferencial de diferencias (DDA) para la etapa de filtrado de un sistema de adquisición de señales neuronales en un circuito integrado implantable. El bloque analógico se realizó utilizando la tecnología AMS 0.35 μm en el software CADENCE. La metodología usada fue la denominada TOP-DOWN que consiste básicamente en iniciar el diseño con la definición de los parámetros a nivel sistema y descender progresivamente de nivel hasta dimensionar cada transistor y definir el layout del circuito. Una característica importante de esta metodología es que los niveles superiores definen los requerimientos para el siguiente nivel. El segundo objetivo importante es mostrar un flujo de diseño para circuitos integrados donde se utilizan las herramientas de CADENCE. Con esto se busca presentar una documentación que muestre el procedimiento usado a nivel industrial en el desenvolvimiento de circuitos integrados. Es importante mencionar que la principal motivación de realizar este circuito para cumplir los objetivos de la tesis es dar continuación a un proyecto del grupo de microelectrónica que consiste en el desenvolvimiento de un sistema de adquisición de señales neuronales. Algunas partes del proyecto general ya fueron realizadas por tesistas de la universidad y junto con este bloque se completa la parte del filtro pasabanda. El flujo de diseño se desarrollo paso a paso. Primero, se obtuvo las especificaciones del DDA en base a la simulación del macromodelo en el filtro pasabanda con componentes ideales. Luego, con los resultados obtenidos, se determinó los requerimientos de frecuencia, puntos de operación y respuesta en tiempo del circuito. Posteriormente, se dimensionó cada transistor asegurando que el amplificador cumpla con los requerimientos propuestos (modelo nominal y de Montecarlo). De la misma forma que con el esquemático, se validó el netlist del layout simulando los principales parámetros del amplificador y del filtro. Los resultados mas relevantes de la simulación del netlist del circuito extraído del layout son los siguientes: potencia de 5.26μW(@ V DD = 3.3), tensión de offset de 163.89μV y 10.38μVrms de ruido integrado en la banda de paso. Con estos datos, se observa un equilibrio entre la potencia consumida y el ruido integrado del amplificador, que normalmente es muy difícil de conseguir por el diseñador. / Tesis

En el presente trabajo de tesis se presenta el diseño, implementación y los resultados de las pruebas de un sistema de amplificación, filtrado en frecuencia y adquisición de datos para un arreglo de tres hidrófonos de tipo piezoeléctrico que serán utilizados por un vehículo submarino operado remotamente. El sistema debe monitorear hasta tres hidrófonos piezoeléctricos teniendo control de ganancia para los tres canales, siendo la máxima de por lo menos 40dB. El ancho de banda de los amplificadores abarca desde 1 Hz hasta 100KHz. Cada canal cuenta con cuatro filtros de 4to orden; dos pasa-altos de 0.1 y 10 Hz y dos pasa-bajos de 100 Hz y 30 KHz. Los cuáles serán seleccionables en base a los requerimientos de las pruebas a realizar. Un sistema de digitalización de señales permite capturar las ondas dentro de su ancho de banda. Todo esto se encuentra energizado por un sistema de regulación de voltaje de bajo ruido para asegurar la pureza de la señal capturada. Dado que este sistema fue desarrollado para formar parte de un vehículo submarino operado remotamente (ROV), su diseño e implementación también responden a la necesidad de acoplarse en el recipiente de forma cilíndrica en el cual va a ser alojado. Este arreglo además de capturar la información acústica para luego ser almacenada y procesada, permitirá determinar la localización relativa de la fuente de sonido mediante la triangulación de las señales obtenidas por el arreglo de hidrófonos, del cual se presentan resultados experimentales que demuestran la viabilidad del concepto. / Tesis

Cuando una comunicación celular se ve afectada por pérdidas e interferencia es necesario añadir equipos que contrarresten estas pérdidas de modo que se tenga una comunicación efectiva. Para solucionar esa problemática, actualmente destacan el uso de repetidores de señal, amplificadores y de femtoceldas. Del estudio de estos se desprende que los amplificadores resultan ser soluciones sencillas de implementar y económicas respecto de las femtoceldas. Al analizar los repetidores se observa que su componente principal es un amplificador RF; de la consideración de los tipos de este amplificador se encuentra que el más relevante dentro de un repetidor es el amplificador de bajo ruido (LNA) ya que asegura que la señal se amplificará añadiendo el menor ruido posible respecto del que se tenga en la entrada del sistema. De la investigación de la tecnología de transistores, se determina el uso de un PHEMT. Por lo tanto, el asunto de estudio se restringe al diseño de un LNA a partir de un PHEMT a través del empleo de parámetros S y el software de diseño ADS. La técnica de diseño a emplear es en una sola etapa por adaptación de impedancias a través del emparejamiento reflectante. El diseño se elabora en los rangos de emisión 824- 849MHz y 869-894MHz de recepción, logrando una ganancia superior a los 13dB con una figura de ruido inferior a los 5dB. Previamente al diseño de las redes de adaptación en el software ADS se elaboró un módulo de evaluación para comprobar que el transistor elegido cumplía con las características deseadas en cuanto a frecuencia y ganancia. Los resultados se verificaron a través de simulaciones en software respecto a la figura de ruido y a la ganancia, ambas variables en el rango de frecuencia deseado. Asimismo, se comprobó solamente la ganancia sobre circuitos prototipo debido a que no se contaba con un generador de ruido. / Tesis

El presente trabajo de tesis consiste en el dise~no de un circuito ampli cador para ser utilizado en un sistema de adquisici on de se~nales neuronales. La topolog a del dise~no se baso en un ampli cador cascodo plegado completamente diferencial (fully-di erential folded-cascode, FDFC) adaptado a una topolog a de reciclaje (recycling [6]) en la cual se reutilizan corrientes que normalmente no se utilizan en la topolog a convencional. Los requerimientos m as importantes para este dise~no son su baja potencia y peque~na area debido al tipo de aplicaci on al que esta enfocado este trabajo. El bajo ruido referido a la entrada tambi en es un par ametro cr tico ya que el rango de voltaje de las se~nales neuronales pueden tener amplitudes tan peque~nas como 1 V . La tecnolog a en que se realiz o el dise~no es AMS0;35 m en el software CADENCE el cual utiliza el simulador SPECTRE empleando el modelo BSIM3V3. Asimismo, se valid o el buen funcionamiento del circuito mediante las simulaciones correspondientes de circuitos de bancos de pruebas (testbench). Los resultados destacables del ampli cador son su ruido referido a la entrada de 1;59 V , potencia de 105;98 W para una alimentaci on de 3;3V , una ganancia de lazo abierto de 113;7dB, ganancia de lazo cerrado de 45;5dB y un ancho de banda de 7;512kHz. El area total del circuito ampli cador es 0;122mm2. / Tesis

En el presente trabajo de tesis se diseña un amplificador para ser utilizado como parte de un sistema de adquisición de señales neuronales. La topología elegida para el desarrollo fue la de cascodo plegado de una sola salida (single ended folded cascode), ubicando los moduladores chopper de manera que no haya limitación debido al ancho de banda. Debido a que este trabajo está enfocado a dispositivos implantables, se requiere de un bajo consumo de potencia, así como una pequeña área ocupada. A estos dos requerimientos se suma el de ruido, el cual es de gran importancia al ser esta la primera etapa del sistema. Se utilizó el software CADENCE para realizar distintas simulaciones que comprueban el correcto análisis realizado. Los resultados más importantes previo a la aplicación de la técnica chopper son: el ruido referido a la entrada de 2.92Vrms, con una potencia consumida de 36.78uW utilizando una fuente de alimentación de 3.3V, la ganancia de lazo abierto es de 102.1dB y la ganancia de lazo cerrado es de 45.88dB con un ancho de banda de 7.96kHz. El área ocupada por el circuito es de 0.0073mm2. / Tesis

El presente trabajo de tesis muestra el diseño y construcción de un preamplificador para la frecuencia de 50MHz, la cual es la frecuencia de trabajo del radar en el Radio observatorio de Jicamarca. / Tesis

El presente trabajo de investigación desarrolla el diseño de un lazo de realimentación Servo DC (DSL), el cual buscará ser acoplado a un amplificador capacitivo de instrumentación Chopper para su uso en dispositivos wearables; por ello se limita el voltaje de alimentación a un valor de 1V. La señal principal a analizar será la de electrocardiografía (ECG), obtenida por medio de electrodos presentes en el dispositivo; sin embargo, debido a estos receptores se introduce una señal no deseada denominada como: el offset DC del electrodo (EDO). El DSL fue desarrollado como un circuito integrado, el cual funciona como integrador, filtrando la señal que se desea atenuar, de tal forma que esta realimentación interactúe con la señal de ECG, reduciendo el EDO que presenta antes de entrar a la etapa de amplificación. Por ello, se realiza el diseño del bloque integrador en una topología “fully differential” compuesto por 3 componentes principales: el transconductor (GM), el Amplificador Operacional (GM_DSL) y los capacitores del integrador (CINT). Este será desarrollado en la tecnología TSMC 180 nm; con el uso del software “Virtuoso Squematic Suite” y “Analog Design Enviroment XL” de Cadence. Las simulaciones utilizadas para este trabajo fueron: la transitoria, DC, AC y corner PVT. Dentro de los resultados obtenidos se obtuvo un GM de 390.21 pS, un GM_DSL con ganancia DC 88.8 dB y se seleccionaron capacitores CINT de 125 pF; estableciendo de esta forma una primera frecuencia de corte del circuito general alrededor de 0.5 Hz. Dicho valor es el adecuado, puesto que a magnitudes mayores que esta, comienza la señal de biopotencial ECG.

El MI-171 es uno de los helicópteros más usados en el ámbito militar y de transporte de carga externa debido a que alcanza una velocidad crucero de 225 Km/h y una carga máxima de 4 toneladas. En el segundo ámbito, estos helicópteros son sometidos constantemente a su máxima capacidad de carga; lo que genera descalibración en los instrumentos de medición tipo aguja. Por ello, es necesario verificar y calibrar constantemente estos indicadores para evitar accidentes y falsas mediciones del consumo de las cargas continuas (DC) de la aeronave y de la potencia entregada por el generador. Actualmente, no existen bancos especializados en el país capaces de verificar todo el rango de funcionamiento de estos instrumentos; por lo que las empresas deben enviar estos equipos a fábrica para su revisión o mantenimiento exhaustivo para dejar todas las piezas en condiciones óptimas denominado Overhaul; esto genera pérdidas por el costo y envío del componente. Debido a esto, se propone el diseño de un banco aeronáutico portátil para la verificación de los indicadores V-1, A-1, VF0.4-250 y AF-1-150 del helicóptero ruso MI-171 a través de la generación de señales entre 0-30 V ,0-100 mV, 0-4 Vrms y 0-250 Vrms. Este equipo será energizado por una batería de 12 V alimentado por una fuente switching para formar internamente alimentaciones de 5 V y 30 V para las necesidades del banco. Para la generación de las señales DC se usará la alimentación interna de 5 V del banco para amplificarlo por medio de amplificadores operacionales a los valores finales deseados. Respecto a la generación de señales alternas (AC), se usa la técnica de modulación SPWM para generar ondas senoidales entre 5 Vpp demoduladas por un filtro RC. Luego estas pasan por amplificadores AB para obtener los rangos deseados. Finalmente, las señales de salidas serán retroalimentadas al microcontrolador para poder visualizar la señal de salida real a través de una pantalla monocromática, y el usuario podrá variar estas señales a través de potenciómetros lineales de precisión.

El presente trabajo consiste en el diseño de un amplificador diferencial de diferencias (DDA) para la etapa de filtrado de un sistema de adquisición de señales neuronales en un circuito integrado implantable. El bloque analógico se realizó utilizando la tecnología AMS 0.35 μm en el software CADENCE. La metodología usada fue la denominada TOP-DOWN que consiste básicamente en iniciar el diseño con la definición de los parámetros a nivel sistema y descender progresivamente de nivel hasta dimensionar cada transistor y definir el layout del circuito. Una característica importante de esta metodología es que los niveles superiores definen los requerimientos para el siguiente nivel. El segundo objetivo importante es mostrar un flujo de diseño para circuitos integrados donde se utilizan las herramientas de CADENCE. Con esto se busca presentar una documentación que muestre el procedimiento usado a nivel industrial en el desenvolvimiento de circuitos integrados. Es importante mencionar que la principal motivación de realizar este circuito para cumplir los objetivos de la tesis es dar continuación a un proyecto del grupo de microelectrónica que consiste en el desenvolvimiento de un sistema de adquisición de señales neuronales. Algunas partes del proyecto general ya fueron realizadas por tesistas de la universidad y junto con este bloque se completa la parte del filtro pasabanda. El flujo de diseño se desarrollo paso a paso. Primero, se obtuvo las especificaciones del DDA en base a la simulación del macromodelo en el filtro pasabanda con componentes ideales. Luego, con los resultados obtenidos, se determinó los requerimientos de frecuencia, puntos de operación y respuesta en tiempo del circuito. Posteriormente, se dimensionó cada transistor asegurando que el amplificador cumpla con los requerimientos propuestos (modelo nominal y de Montecarlo). De la misma forma que con el esquemático, se validó el netlist del layout simulando los principales parámetros del amplificador y del filtro. Los resultados mas relevantes de la simulación del netlist del circuito extraído del layout son los siguientes: potencia de 5.26μW(@ V DD = 3.3), tensión de offset de 163.89μV y 10.38μVrms de ruido integrado en la banda de paso. Con estos datos, se observa un equilibrio entre la potencia consumida y el ruido integrado del amplificador, que normalmente es muy difícil de conseguir por el diseñador.

El presente trabajo de tesis consiste en el dise~no de un circuito ampli cador para ser utilizado en un sistema de adquisici on de se~nales neuronales. La topolog a del dise~no se baso en un ampli cador cascodo plegado completamente diferencial (fully-di erential folded-cascode, FDFC) adaptado a una topolog a de reciclaje (recycling [6]) en la cual se reutilizan corrientes que normalmente no se utilizan en la topolog a convencional. Los requerimientos m as importantes para este dise~no son su baja potencia y peque~na area debido al tipo de aplicaci on al que esta enfocado este trabajo. El bajo ruido referido a la entrada tambi en es un par ametro cr tico ya que el rango de voltaje de las se~nales neuronales pueden tener amplitudes tan peque~nas como 1 V . La tecnolog a en que se realiz o el dise~no es AMS0;35 m en el software CADENCE el cual utiliza el simulador SPECTRE empleando el modelo BSIM3V3. Asimismo, se valid o el buen funcionamiento del circuito mediante las simulaciones correspondientes de circuitos de bancos de pruebas (testbench). Los resultados destacables del ampli cador son su ruido referido a la entrada de 1;59 V , potencia de 105;98 W para una alimentaci on de 3;3V , una ganancia de lazo abierto de 113;7dB, ganancia de lazo cerrado de 45;5dB y un ancho de banda de 7;512kHz. El area total del circuito ampli cador es 0;122mm2.