Orientador: Alberto Martins Jorge / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação / Made available in DSpace on 2018-08-01T07:57:52Z (GMT). No. of bitstreams: 1
BiazonFilho_AlcinoJose_M.pdf: 4380355 bytes, checksum: 6354c6bb7cf99462cb4afbe81c217d0e (MD5)
Previous issue date: 2001 / Resumo: Neste trabalho desenvolvemos uma porta universal em lógica temária através da álgebra de Post, utilizando-se dela pudemos desenvolver alguns circuitos conhecidos da lógica binária como Flip-Flops e Somadores. Esses circuitos foram simulados em SPICE e seu Lay-Out desenvolvido utilizando-se ferramentas como Tanner e L YS, para a construção de um circuito Integrado utilizamos uma Foundry que já conhecíamos e que possuía uma grande confiabilidade que foi a AMS CYE em 0.8 um. Para os testes dos circuitos construídos utilizamos as instalações do Laboratório de Medidas (DEMICIUNICAMP) com seus equipamentos ligados via GPIB e desenvolvemos instrumentos virtuais (Y.I.) via Labview que pudessem controlar esses equipamentos e gerar alguns sinais necessários para a obtenção destas medidas. Comprovamos durante os testes a viabilidade das portas Topo (deslocador temário), Alfatopo (mínimo entre duas variáveis temárias, deslocada de um nível lógico) e do flip-flop (com o funcionamento idêntico ao tradicional tipo D) temário / Abstract: In this work we developed a universal gate in temary logic through Post algebra; using this gate we could develop some well known circuits from binary logic like Flip-Flops and Adders. These circuits were simulated using Spice and the Lay-Out was developed using tools like Tanner and L YS; to construct the integrated circuit we use a foundry that we already knew as reliable, that was the AMS CYE, in 0.8 um. To test the circuits we used the facilities ofthe Measurement Laboratory (DEMICIUNICAMP) and the equipment's were Jinked via GPIB; we developed virtual instrumentation (Y.I.) using Labview to control these equipment's and generate some necessary signals to obtain the final results. We proved during this tests the viability of the gates Topo (Temary shifter), Alfatopo (minimum among two temary variables, shifted in one logic leveI) and Flip-flop (identical oftraditional type D) temary / Mestrado / Eletrônica e Microeletrônica / Mestre em Engenharia Elétrica
| Identifer | oai:union.ndltd.org:IBICT/oai:repositorio.unicamp.br:REPOSIP/261706 |
| Date | 29 January 2001 |
| Creators | Biazon Filho, Alcino José |
| Contributors | UNIVERSIDADE ESTADUAL DE CAMPINAS, Jorge, Alberto Martins, 1943-, Moraes, Wilmar Bueno de, Dias, José Antonio Siqueira, Ferreira, Elnatan Chagas, Serran, Nivaldo Vicençoto |
| Publisher | [s.n.], Universidade Estadual de Campinas. Faculdade de Engenharia Elétrica e de Computação, Programa de Pós-Graduação em Engenharia Elétrica |
| Source Sets | IBICT Brazilian ETDs |
| Language | Portuguese |
| Detected Language | Portuguese |
| Type | info:eu-repo/semantics/publishedVersion, info:eu-repo/semantics/masterThesis |
| Format | 86f. : il., application/pdf |
| Source | reponame:Repositório Institucional da Unicamp, instname:Universidade Estadual de Campinas, instacron:UNICAMP |
| Rights | info:eu-repo/semantics/openAccess |
Page generated in 0.0029 seconds