Made available in DSpace on 2015-04-14T14:49:57Z (GMT). No. of bitstreams: 1
445336.pdf: 3946436 bytes, checksum: 1e6fa2914e52a5786113539640cd4a99 (MD5)
Previous issue date: 2012-08-27 / Due to the evolution of deep submicron technologies for semiconductor fabrication, it is possible nowadays to manufacture increasingly complex systems inside a single sili-con die. However, this evolution in some cases mandates the abandonment of traditional design techniques. The development of purely synchronous complex systems begins to be influenced by relatively long intrachip distances as well as by parasitic effects in wires with growingly small cross-sections. Besides, it is important to enable the design of devices with enhanced processing capabilities to fulfill the demand for multiple applications in re-search and industry environments, while at the same time improving energy efficiency. This is motivated by the significant increase on the demand for multifunctional portable equipments like tablets and smart phones that must everyday become faster and yet present reasonable battery life. In view of these facts, new paradigms for the design of globally asynchronous locally synchronous (GALS) systems come to the forefront in the construction of multiprocessor systems on chip (MPSoCs). This work has as main strateg-ic objective to explore GALS MPSoC architectures that target the control of power dissipa-tion. The decision to work with MPSoCs comes from the natural need to increase the number of processing elements in current designs, as a way to take full advantage of the silicon technological evolution. During the development of this work five distinct contribu-tions are worth mentioning. First, the architectures of the Hermes-GLP NoC router and of the HeMPS MPSoC were subject to a set of corrections and modifications, to provide these modules with better support to the implementation of GALS systems. This allowed the proposition of a new MPSoCs, called HeMPS-GLP. Second, a set of changes in the embedded processor microkernel of the HeMPS MPSoC enabled the smooth interconnec-tion and configuration of new hardware structures to the system processors. Third, a new high-level language verification environment for the HeMPS-GLP MPSoC was made avail-able, which supports up to 256 distinct operating frequencies for the NoC, together with the independent definition of each processing element?s clock. Fourth, there is the propo-sition of a new local clock generator targeting minimum area, low power dissipation, oper-ating frequency stability and insensitivity to process, voltage and temperature variations. Finally, this work provides a simulation and code generation environment for silicon im-plementations of the HeMPS-GLP MPSoC. This environment emulates the local clock ge-nerators, based on the designed local clock generator. / Devido ? evolu??o das tecnologias nanom?tricas profundas em semicondutores, hoje ? poss?vel a fabrica??o de sistemas cada vez mais complexos em um ?nico chip. Entretanto, esta evolu??o est? inviabilizando, em alguns casos, pr?ticas de projeto tradi-cionais. O desenvolvimento de sistemas complexos puramente s?ncronos come?a a ser influenciado por dist?ncias intrachip relativamente longas, bem como por efeitos parasitas em fios com ?reas de sec??o reta cada vez menores. Adicionalmente, ganha destaque em pesquisa e na ind?stria a necessidade de projetar dispositivos com elevada capacida-de de processamento para atender a demanda de m?ltiplas aplica??es, enquanto aprimo-ram-se os n?veis de efici?ncia energ?tica. Isto ? motivado pelo significativo aumento da procura por equipamentos port?teis multifun??es como tablets e celulares inteligentes mais velozes e com durabilidade de bateria razo?vel. ? luz destes fatos, novos paradig-mas de projeto de sistemas globalmente ass?ncronos e localmente s?ncronos (GALS) ga-nham destaque para construir sistemas multiprocessados em chip (MPSoCs). Este traba-lho tem como principal objetivo estrat?gico explorar arquiteturas GALS para MPSoCs com alvo no controle da pot?ncia dissipada. Escolhe-se trabalhar sobre MPSoCs devido ao aumento significativo de m?dulos de processamento em projetos atuais como uma forma de tirar vantagem plena da evolu??o das tecnologias de fabrica??o baseadas em sil?cio. Ao longo das atividades, cinco contribui??es podem ser destacadas oriundas cada uma de um conjunto de trabalhos pr?ticos desenvolvidos. Primeiro, prop?s-se um conjunto de corre??es e modifica??es nas arquiteturas do roteador da NoC Hermes-GLP e do MPSoC HeMPS, visando transformar estes em um melhor suporte ? implementa??o de sistemas GALS. Isto produziu uma nova arquitetura de MPSoC, denominado HeMPS-GLP. Segun-do, altera??es na estrutura do microkernel embarcado dos processadores do MPSoC HeMPS possibilitaram a interconex?o e configura??o corretas de novas estruturas em hardware aos processadores em quest?o. Terceiro, disponibilizou-se um ambiente de ve-rifica??o em linguagem de alto n?vel para o MPSoC HeMPS-GLP, com suporte a at? 256 n?veis distintos de frequ?ncia para a rede, bem como a defini??o do rel?gio de cada IP de processamento de forma independente. Em quarto lugar, foram realizados o estudo e o projeto de um gerador local de rel?gio visando obter ?rea m?nima, baixa dissipa??o de pot?ncia, estabilidade em frequ?ncia e insensibilidade a varia??es de processo, tens?o de alimenta??o e temperatura. Quinto e ?ltimo, foi desenvolvido um ambiente de simula??o e gera??o de c?digo sintetiz?vel em sil?cio para o MPSoC HeMPS-GLP. Este prov? a emu-la??o do sistema de gera??o local de rel?gio, baseado no gerador local projetado.
| Identifer | oai:union.ndltd.org:IBICT/oai:tede2.pucrs.br:tede/5203 |
| Date | 27 August 2012 |
| Creators | Heck, Guilherme |
| Contributors | Calazans, Ney Laert Vilar |
| Publisher | Pontif?cia Universidade Cat?lica do Rio Grande do Sul, Programa de P?s-Gradua??o em Ci?ncia da Computa??o, PUCRS, BR, Faculdade de Inform?ca |
| Source Sets | IBICT Brazilian ETDs |
| Language | Portuguese |
| Detected Language | English |
| Type | info:eu-repo/semantics/publishedVersion, info:eu-repo/semantics/masterThesis |
| Format | application/pdf |
| Source | reponame:Biblioteca Digital de Teses e Dissertações da PUC_RS, instname:Pontifícia Universidade Católica do Rio Grande do Sul, instacron:PUC_RS |
| Rights | info:eu-repo/semantics/openAccess |
| Relation | 1974996533081274470, 500, 600, 1946639708616176246 |
Page generated in 0.0022 seconds