Orientador: Guido Costa Souza de Araujo / Dissertação (mestrado) - Universidade Estadual de Campinas, Instituto de Computação / Made available in DSpace on 2018-08-15T06:48:19Z (GMT). No. of bitstreams: 1
Amaral_LeonardoScanferla_M.pdf: 1304448 bytes, checksum: 9224f9cf24023aba78008af39e3c35bc (MD5)
Previous issue date: 2009 / Resumo: A Criptografia Baseada em Identidades vem sendo cada vez mais aceita como uma alternativa à criptografia assimétrica em alguns cenários. O cálculo eficiente de emparelhamentos sobre curvas elípticas é imprescindível para o desempenho dos sistemas de Criptografia Baseada em Identidades. Nesse trabalho apresentaremos um estudo comparativo entre diferentes técnicas de implementação em hardware da aritmética em F3m para o cálculo do emparelhamento ^t, em uma plataforma de baixo custo. Nossa implementação hardware/software utiliza o processador Nios II da Altera como plataforma. Através de um mapeamento da execução do emparelhamento foram identificadas as operações aritméticas que consomem mais tempo durante o cálculo do emparelhamento; essas operações foram então implementadas como instruções/módulos especializadas em FPGA e adicionadas ao processador. Em seguida, o processador especializado foi sintetizado em FPGA e o software da aplicação de emparelhamento foi modificado para utilizar as novas instruções especializadas para o emparelhamento. Experimentos comprovam que um ganho considerável de desempenho é alcançado quando essa abordagem é comparada à abordagem de software inicial. Além disso, vamos mostrar que a abordagem Hardware/Software se mostra competitiva com relação a outras soluções / Abstract: Identity-Based Cryptography has been gradually accepted as an effective way of implementing asymmetric cryptography. The calculation of cryptographically-suitable pairings is crucial for the performance of pairing based protocols. In this work we present a comparative study of hardware implementation techniques for computing the r\T pairing over the finite field F3m using a low-cost platform based on then Altera Nios II processor. Using code profiling we identify critical field operations which concentrate most of the execution time; these operations were implemented as specialized FPGA instructions/modules and added to the processor. The specialized processor was synthesized and the application was tailored to the new hardware. Experimental results show that a considerable speedup can be achieved when compared to the baseline software-only approach. Moreover, we show that such Hardware/Software co-design approach is competitive with other solutions / Mestrado / Arquitetura e Sistemas de Computação / Mestre em Ciência da Computação
| Identifer | oai:union.ndltd.org:IBICT/oai:repositorio.unicamp.br:REPOSIP/275851 |
| Date | 12 September 2009 |
| Creators | Amaral, Leonardo Scanferla |
| Contributors | UNIVERSIDADE ESTADUAL DE CAMPINAS, Araújo, Guido Costa Souza de, 1962-, Moreano, Nahri Balesdent, Dahab, Ricardo |
| Publisher | [s.n.], Universidade Estadual de Campinas. Instituto de Computação, Programa de Pós-Graduação em Ciência da Computação |
| Source Sets | IBICT Brazilian ETDs |
| Language | Portuguese |
| Detected Language | Portuguese |
| Type | info:eu-repo/semantics/publishedVersion, info:eu-repo/semantics/masterThesis |
| Format | 100 p. : il., application/octet-stream |
| Source | reponame:Repositório Institucional da Unicamp, instname:Universidade Estadual de Campinas, instacron:UNICAMP |
| Rights | info:eu-repo/semantics/openAccess |
Page generated in 0.0092 seconds