Submitted by Johnny Rodrigues (johnnyrodrigues@ufcg.edu.br) on 2018-08-13T20:41:07Z
No. of bitstreams: 1
LUIZ BRUNELLI - TESE PPGEE 2005..pdf: 3761170 bytes, checksum: e05b83824a2a7e6d3aca6ea19daf1396 (MD5) / Made available in DSpace on 2018-08-13T20:41:07Z (GMT). No. of bitstreams: 1
LUIZ BRUNELLI - TESE PPGEE 2005..pdf: 3761170 bytes, checksum: e05b83824a2a7e6d3aca6ea19daf1396 (MD5)
Previous issue date: 2005-02 / CNPq / Nesta tese descreve-se uma nova solução para o tratamento da complexidade das interconexões entre os elementos de processamento das redes neuronais artificiais (RNAs). Ela possibilita implementar RNAs em hardware, de tecnologia digital, com um número maior de neurônios do que se faz atualmente. As RNAs têm sido usadas como solução em vários problemas complexos. Em alguns destes problemas faz-se necesário a sua implementação em hardware. Vários s˜ao os compromissos que devem ser satisfeitos
durante o projeto e implementa¸c˜ao das RNAs, dentre eles o das interconexões entre
os neurônios. Atualmente encontram-se implementações neuronais utilizando circuitos
integrados especificamente desenvolvidos para uma dada arquitetura de rede neuronal e
também o uso de circuitos integrados configurados pelo usuário. Dentre estes circuitos
existem os FPGAs reconfigur´aveis dinamicamente (DR-FPGAs) que podem ter suas
características alteradas durante a sua opera¸c˜ao, sem sofrer interrupções em seu funcionamento normal. Estes dispositivos têm sido utilizados na implementação de RNAs.
Propõe-se uma solução para o problema das interconexões entre os neurônios artificiais
utilizando os DR-FPGAs e uma nova forma de computação: as Figuras de Execução
(F.E.). As F.E. permitem teoricamente reduzir o impacto das interconexões através da
eliminação do transporte de dados via barramento, além de outras vantagens e desvantagens durante o processamento da computação. As F.E. não parecem estar restritas apenas as aplicações de RNAs. Elas podem ser utilizadas pela computação reconfigurável em problemas massivamente paralelos e/ou que necessitem trocar informações entre os vários elementos de processamento do sistema. / In this thesis a new solution for the treatment of the complexity in the interconnections
among the processing elements of the artificial neural networks (ANNs) is
described. It enables realize ANNs digital hardware implementation with a larger number
of neurons than does nowadays. The ANNs have been used as a solution in various
complex problems. Some of these problems require hardware implementation. A lot of
constraints must be satisfied during the project flow of the implementations of ANNs,
such as the neural interconnections. Nowadays, neural implementations are done using
integrated circuits, specifically developed for a given neural network architecture or
integrated circuits configured by the user. Among these circuits exist the dynamically
reconfigured FPGAs (DR-FPGAs) which can have their characteristics changed during
operation without suffering interruptions in their execution. These devices have been
usedforANNimplementations. Itpresentsaproposaltosolvethe interconnection problem
for artificial neurons using DR-FPGAs in a new computational way: the Execution
Patterns1 (EPs). The EPs allow, theoretically, to reduce the influence of interconnections
through the removal of data transport via busses, besides other advantages and
disadvantages. TheEPsdoesnotseemtoberestrictedonlytoANNapplications. They
can be used by reconfigurable computation in massive parallel problems and/or problems
that demand information exchange among the various elements in a processing
system.
| Identifer | oai:union.ndltd.org:IBICT/oai:localhost:riufcg/1435 |
| Date | 13 August 2018 |
| Creators | BRUNELLI, Luiz. |
| Contributors | MELCHER, Elmar Uwe Kurt., FREIRE, Raimundo Carlos Silvério., BARROS, Edna Natividade da Silva., CAVALCANTI, José Homero Feitosa., STRUM, Marius., CATUNDA, Sebastian Yuri Cavalcanti. |
| Publisher | Universidade Federal de Campina Grande, PÓS-GRADUAÇÃO EM ENGENHARIA ELÉTRICA, UFCG, Brasil, Centro de Engenharia Elétrica e Informática - CEEI |
| Source Sets | IBICT Brazilian ETDs |
| Language | Portuguese |
| Detected Language | Portuguese |
| Type | info:eu-repo/semantics/publishedVersion, info:eu-repo/semantics/doctoralThesis |
| Source | reponame:Biblioteca de Teses e Dissertações da UFCG, instname:Universidade Federal de Campina Grande, instacron:UFCG |
| Rights | info:eu-repo/semantics/openAccess |
Page generated in 0.0132 seconds