Return to search

Méthodes et techniques de synthèse des circuits logiques à base des transistors ambipolaires à double grille

La croissance continue de la demande mondiale des produits semi-conducteurs (dans un large éventail de secteurs, tels que la sécurité, la santé, le divertissement, la connectivité, l'énergie, etc) a été conduite par la loi de Moore en doublant régulièrement la densité et les performances des circuits numériques. Cependant, comme la miniaturisation de la technologie CMOS commence à atteindre ses limites théoriques, l'ITRS prévoit une nouvelle ère connue sous le nom "Beyond CMOS". Des nouveaux matériaux et dispositifs révèlent une capacité à compléter ou même remplacer le transistor CMOS ou son canal dans les systèmes sur puce à base de silicium. Cela a conduit à l'identification des phénomènes prometteurs tel que la conduction ambipolaire dans les structures quasi uni- et zéro-dimensionnels, par exemple dans les nanotubes de carbone, le graphène et les nanofils de silicium. L'ambipolarité, dans un contexte à double grille (DG-FET), signifie qu'un comportement de type N et P puisse être observé dans le même dispositif en fonction de la polarité de la tension de la grille arrière. En plus de leur performance attractive et leur faible consommation de puissance, les dispositifs ambipolaires à double grille indépendantes (Am-IDGFET) permettent le développement des structures logiques ainsi que des paradigmes de conception entièrement inédits. Les techniques classiques de synthèse logique ne peuvent pas représenter la capacité des Am-IDGFETs de fonctionner soit comme commutateurs de type N ou de type P. Alors des nouvelles techniques doivent être trouvées pour construire une logique optimale. Le travail de cette thèse explore les techniques de conception pour permettre l'utilisation de ces dispositifs en définissant des approches génériques et des techniques de conception basées sur les Am-IDGFETs. Deux contextes différents sont abordés: (i) l'amélioration de la conception de cellules logiques avec des structures plus compactes et une meilleure performance, ainsi que des techniques de conception à faible consommation qui exploitent la grille arrière du dispositif, et (ii) l'adaptation des techniques classiques de synthèse logique comme les diagrammes de décision binaires (BDDs) ou l'approche de classification des fonctions afin de construire des cellules logiques reconfigurables à base des Am-IDGFETs. Les méthodes et les techniques proposées sont validées et évaluées à travers une étude basée sur le dispositif DG-CNTFET par l'intermédiaire des simulations précises, en utilisant le modèle DG-CNTFET le plus mature disponible dans la littérature.

Identiferoai:union.ndltd.org:CCSD/oai:tel.archives-ouvertes.fr:tel-00777549
Date11 September 2012
CreatorsJabeur, Kotb
PublisherEcole Centrale de Lyon
Source SetsCCSD theses-EN-ligne, France
LanguageEnglish
Detected LanguageFrench
TypePhD thesis

Page generated in 0.0028 seconds