Les travaux de recherche présentés dans ce mémoire s'inscrivent dans le contexte du problème d'isolation par jonction dans les circuits intégrés de puissance. Certains modes de fonctionnement du bloc de puissance induisent une injection conséquente de courant parasite dans le substrat. La plus contraignante est l'injection de porteurs minoritaires. Nous en détaillons l'origine ainsi que ses conséquences dangereuses sur les circuits intégrés. Nous présentons les solutions de protection existantes destinées à réduire ce courant parasite. Avec la réduction des dimensions des nouvelles technologies, ces solutions de protection ne sont plus adaptées en raison de leur dimension. Nous proposons donc une méthodologie de conception basée sur la simulation physique 3D et la simulation électrique pour créer ou adapter des structures de protections selon la filière technologique utilisée. Avant de les développer, nous proposons d'étudier les mécanismes d'injection de ces porteurs minoritaires selon la nature du substrat utilisé. Ainsi, dans un substrat P+, des techniques de protection simples, c'est-à-dire les protections passives par anneaux de garde, peuvent réduire considérablement le courant parasite. Dans un substrat P-, des techniques de protection plus complexes doivent être développées. Nous avons proposé des structures de protections actives. Son efficacité contre le courant parasite est validée par la caractérisation de structures de test spécifiques. Une solution de protection intégrée dans le composant de puissance améliorant également la robustesse vis-à-vis des décharges électrostatiques, a été validée sur silicium et a fait l'objet d'un brevet.
| Identifer | oai:union.ndltd.org:CCSD/oai:tel.archives-ouvertes.fr:tel-00011035 |
| Date | 15 December 2003 |
| Creators | LAINE, Jean Philippe |
| Publisher | INSA de Toulouse |
| Source Sets | CCSD theses-EN-ligne, France |
| Language | French |
| Detected Language | French |
| Type | PhD thesis |
Page generated in 0.012 seconds