Ce travail de thèse porte sur la conception de l'interconnexion entre les nombreux composants IP (Intellectual Property) d'un système électronique sur puce (SoC pour System on Chip).<br />Notre étude repose sur une solution émergente qui est celle des réseaux sur puce (NoC pour Network-on-chip), celle-ci est inspirée des réseaux de communication entre ordinateurs.<br />Un NoC offre de nombreuses possibilités et un large espace de conception. La maîtrise des choix des paramètres d'un NoC vis à vis des contraintes d'une application n'est pas triviale et nécessite de la méthode.<br />Cette thèse propose un flot de conception afin de déterminer ces paramètres automatiquement.<br />Le problème de l'horloge dans les circuits de grande taille, ainsi que l'aspect sécurité sont également traités.<br />Ce travail a conduit au développement de l'outil µSpider, qui est un environnement de conception composé d'outils de décisions et d'un générateur de code (VHDL synthétisable).<br />Ce travail a été validé avec des applications dans les domaines du traitement du signal, de l'image et des télécommunications.
| Identifer | oai:union.ndltd.org:CCSD/oai:tel.archives-ouvertes.fr:tel-00165436 |
| Date | 24 November 2006 |
| Creators | Evain, Samuel |
| Publisher | INSA de Rennes |
| Source Sets | CCSD theses-EN-ligne, France |
| Language | French |
| Detected Language | French |
| Type | PhD thesis |
Page generated in 0.0023 seconds