Optimizing the GCC Suite for a VLIW Architecture: Optimierung der GCC Suite für eine VLIW Architektur

Description

This diploma thesis discusses the applicability of GCC optimization algorithms for the TI TMS320C6x processor family. Conditional and Parallel Execution is used to speed up the resulting code. It describes the optimization framework of the GCC version 4.0 and the implementation details. / Diese Diplomarbeit behandelt die Anwendbarkeit der verschiedenen GCC Optimierungsalgorithmen für die TI TMS320C6x Prozessorfamilie. Bedingte und parallele Ausführbarkeit werden zur Beschleunigung eingesetzt. Sie beschreibt den Rahmen in dem die Optimierungen in Version 4.0 des GCC stattfinden und Details zur Implementierung.

Links & Downloads

1. urn:nbn:de:swb:ch1-200401767
2. https://monarch.qucosa.de/id/qucosa%3A18252
3. https://monarch.qucosa.de/api/qucosa%3A18252/attachment/ATT-0/
4. https://monarch.qucosa.de/api/qucosa%3A18252/attachment/ATT-1/
5. https://monarch.qucosa.de/api/qucosa%3A18252/attachment/ATT-2/
6. https://monarch.qucosa.de/api/qucosa%3A18252/attachment/ATT-3/
7. https://monarch.qucosa.de/api/qucosa%3A18252/attachment/ATT-4/

Tags

info:eu-repo/classification/ddc/004

ddc:004

Gcc <Compiler>

Optimierung

Signalprozessor 320C6x

Target

Texas Instruments Incorporated

VLIW-Architektur

Additional Fields

Identifer	oai:union.ndltd.org:DRESDEN/oai:qucosa:de:qucosa:18252
Date	18 November 2004
Creators	Strätling, Adrian
Contributors	Baumgartl, Robert, Kalfa, Winfried, Technische Universität Chemnitz
Source Sets	Hochschulschriftenserver (HSSS) der SLUB Dresden
Language	English
Detected Language	German
Type	doc-type:masterThesis, info:eu-repo/semantics/masterThesis, doc-type:Text
Rights	info:eu-repo/semantics/openAccess