Return to search

Amplificador integrador com ganho program?vel por largura de pulso

Submitted by Automa??o e Estat?stica (sst@bczm.ufrn.br) on 2016-02-05T22:10:33Z
No. of bitstreams: 1
MichelSantanaDeDeus_DISSERT.pdf: 4922399 bytes, checksum: fc28d4e3f5194f84ffba8f230bf99cae (MD5) / Approved for entry into archive by Arlan Eloi Leite Silva (eloihistoriador@yahoo.com.br) on 2016-02-15T23:30:17Z (GMT) No. of bitstreams: 1
MichelSantanaDeDeus_DISSERT.pdf: 4922399 bytes, checksum: fc28d4e3f5194f84ffba8f230bf99cae (MD5) / Made available in DSpace on 2016-02-15T23:30:17Z (GMT). No. of bitstreams: 1
MichelSantanaDeDeus_DISSERT.pdf: 4922399 bytes, checksum: fc28d4e3f5194f84ffba8f230bf99cae (MD5)
Previous issue date: 2015-01-30 / Conselho Nacional de Desenvolvimento Cient?fico e Tecnol?gico - CNPq / Este trabalho trata da pesquisa e desenvolvimento de um amplificador integrador
com ganho program?vel por largura de pulso. S?o propostas duas arquiteturas de
amplificadores program?veis por pulsos, sendo uma baseada em componentes discretos
e outra baseada em capacitores chaveados. A partir de requisitos de opera??o definidos
para o estudo, s?o definidos par?metros e realizadas simula??es para a valida??o das
arquiteturas. Posteriormente, o software e o circuito s?o desenvolvidos e testados.
? realizada a avalia??o dos circuitos referentes ?s duas arquiteturas propostas, e a
partir disso, ? selecionada uma arquitetura para que seja aperfei?oada e permita o
desenvolvimento de um circuito integrado em um trabalho futuro. / This work deals with the research and development of a Pulse Width Programmable
Gain Integrating Amplifier. Two Pulse Width Programmable Gain Amplifier
architectures are proposed, one based on discrete components and another based on
switched capacitors.
From the operating requirements defined for the study, parameters are defined and
simulations are carried out to validate the architecture. Subsequently, the circuit and the
software are developed and tested.
It is performed the evaluation of the circuits regarding the two proposed
architectures, and from that, an architecture is selected to be improved, aiming the
development of an integrated circuit in a future work.

Identiferoai:union.ndltd.org:IBICT/oai:repositorio.ufrn.br:123456789/19774
Date30 January 2015
CreatorsDeus, Michel Santana de
Contributors76867668453, http://lattes.cnpq.br/0873496251879638, Salazar, Andr?s Ortiz, 51618362968, http://lattes.cnpq.br/7865065553087432, Souza, Antonio Augusto Lisboa de, 02216979422, http://lattes.cnpq.br/2506548050366736, Sousa, Fernando Rangel de, Catunda, Sebastian Yuri Cavalcanti
PublisherUniversidade Federal do Rio Grande do Norte, PROGRAMA DE P?S-GRADUA??O EM ENGENHARIA EL?TRICA E DE COMPUTA??O, UFRN, Brasil
Source SetsIBICT Brazilian ETDs
LanguagePortuguese
Detected LanguageEnglish
Typeinfo:eu-repo/semantics/publishedVersion, info:eu-repo/semantics/masterThesis
Sourcereponame:Repositório Institucional da UFRN, instname:Universidade Federal do Rio Grande do Norte, instacron:UFRN
Rightsinfo:eu-repo/semantics/openAccess

Page generated in 0.0018 seconds