El presente trabajo de tesis consiste en el diseño de un circuito de rechazo de rizado para un amplificador chopper de señales neuronales con voltaje de alimentación menor a 1V. Este diseño está orientado a trabajar en un sistema de adquisición de señales neuronales, capaz de detectar la actividad de una sola neurona, de modo que las señales a acondicionar presentan frecuencias que van de 100 Hz a 10 KHz y amplitudes que alcanzan valores entre 10𝜇V y 1mV. Se plantea que el diseño del circuito propuesto sea capaz de operar con la tecnología de proceso TSMC 180nm y se utilizará la herramienta de software Cadence para efectuar las simulaciones necesarias. Para introducir el presente estudio en la tendencia actual de utilizar electrónica de bajo valor de voltaje de alimentación, se propone como requerimiento utilizar tensiones eléctricas menores a 1V, lo cual involucra un desafío, pues se reduce el rango de operación lineal de los transistores que incluye el diseño.
| Identifer | oai:union.ndltd.org:PUCP/oai:tesis.pucp.edu.pe:20.500.12404/23875 |
| Date | 01 December 2022 |
| Creators | Marín Talledo, Rodrigo |
| Contributors | Saldaña Pumarica, Julio César |
| Publisher | Pontificia Universidad Católica del Perú, PE |
| Source Sets | Pontificia Universidad Católica del Perú |
| Language | Spanish |
| Detected Language | Spanish |
| Type | info:eu-repo/semantics/bachelorThesis |
| Format | application/pdf, application/pdf |
| Rights | info:eu-repo/semantics/openAccess, Atribución 2.5 Perú, http://creativecommons.org/licenses/by/2.5/pe/ |
Page generated in 0.0022 seconds