Return to search

Fehlerhärtung und Fehlertoleranz für Flip-Flops und Scan-Path-Elemente

Mit sinkenden Strukturgrößen in der Mikroelektronik steigt die Wahrscheinlichkeit für transiente Störeffekte durch elektromagnetische Kopplung und durch Partikel-Strahlung an. Damit wird die gezielte Härtung kritischer Schaltungsteile oder die Implementierung von Fehlertoleranz-Eigenschaften notwendig. Speicherzellen, Latches und Flip-Flops gelten als besonders gefährdet. Fehlertolerant aufgebaute Latches und Flip-Flops benötigen stets mehrere Speicherelemente. Damit liegt die Möglichkeit nahe, Scan-Pfad-Elemente aufzubauen, die auch dynamische Tests unterstützen können.

Identiferoai:union.ndltd.org:DRESDEN/oai:qucosa:de:qucosa:18735
Date08 June 2007
CreatorsKothe, R., Vierhaus, H.T.
ContributorsHardt, Wolfram
PublisherTechnische Universität Chemnitz
Source SetsHochschulschriftenserver (HSSS) der SLUB Dresden
LanguageGerman
Detected LanguageGerman
Typedoc-type:conferenceObject, info:eu-repo/semantics/conferenceObject, doc-type:Text
Rightsinfo:eu-repo/semantics/openAccess
Relationurn:nbn:de:swb:ch1-200700815, qucosa:18723

Page generated in 0.0021 seconds