Este trabalho apresenta um programa que extrai uma descrição elétrica de um circuito integrado a partir da descrição geométrica de suas máscaras. O extrator, além de identificar os transistores e calcular as suas dimensões, também é capaz de avaliar o valor das resistências e capacitâncias parasíticas. A descrição do circuito pode ser hierárquica, com definições e chamadas de símbolos. O resultado da extração é um netlist hierárquico, usando definições e chamadas de subcircuitos. Os resultados da extração podem ser visualizados no layout do circuito, exibidos em um editor de máscaras, ou desenhados em papel com uma impressora gráfica. / This work presents a program that extracts an electrical description suitable for simulation from the layout of an integrated circuit. The extractor can identify and evaluate the dimensions of the transistors and can also calculate the parasitic resistances and capacitances. The program takes advantage of the hierarchy in the geometrical description of the circuit, generating an hierarchical netlist. A graphical layout editor allows the user to identify the components extracted. The layout with the extracted data may be hard-copied on paper using a graphic printer.
| Identifer | oai:union.ndltd.org:IBICT/oai:lume56.ufrgs.br:10183/25181 |
| Date | January 1989 |
| Creators | Stemmer, Marcos Augusto |
| Contributors | Reis, Ricardo Augusto da Luz |
| Source Sets | IBICT Brazilian ETDs |
| Language | Portuguese |
| Detected Language | Portuguese |
| Type | info:eu-repo/semantics/publishedVersion, info:eu-repo/semantics/masterThesis |
| Format | application/pdf |
| Source | reponame:Biblioteca Digital de Teses e Dissertações da UFRGS, instname:Universidade Federal do Rio Grande do Sul, instacron:UFRGS |
| Rights | info:eu-repo/semantics/openAccess |
Page generated in 0.0019 seconds